ЗУ служат для хранения информации и обмена ею с другими частями МПС. В зави-
симости от назначения ЗУ различают внутреннюю (основную) и внешнюю память.
Устройства внутренней памяти подразделяется на ОЗУ (RАМ), ПЗУ (RОМ) и РЗУ.
ОЗУ непосредственно участвуют в преобразовании и обработке информации. Для увеличения быстродействия они строятся на полупроводниковой элементной базе. В ОЗУ коды постоянно меняются и пропадают при выключении питания.
В ПЗУ хранятся управляющие работой МПС стандартные программы, константы, таблицы символов. При выключении питания информация в ПЗУ не пропадает.
ОЗУ подразделяются на статическую (SRAM), динамическую (DRAM) и регистро-вую (RG) память. Динамические ОЗУ характеризуются значительной ёмкостью и срав-нительно малой стоимостью, но требуют применения регенерации (восстановления) данных. Статические ОЗУ (на триггерах) – дороже, имеют меньшую ёмкость, но не требуют регенерации. Регистровые ЗУ (буферные ЗУ) предназначены для промежуточ-ного хранения данных при обмене между внутренней и внешней памятью, при обмене между устройствами с разным быстродействием.Имеют обычномалую ёмкость.
ПЗУ подразделяются на масочные ПЗУ (ROM или ПЗУМ), данные в которые записы-ваются при производстве; однократно программируемые ППЗУ (PROM), многократно программируемые (репрограммируемые) с ультрафиолетовым стиранием СПЗУ (EPROM) и с электрическим стиранием ЭСПЗУ (EEPROM), Flash.
В качестве ПЗУ могут применяться также программируемые логические интеграль-ные схемы ПЛИС. В стадии разработки находятся устройства ферроэлектрической и магниторезистивной памяти, памяти на аморфных полупроводниках.
Устройства внешней памяти содержат большие массивы информации, хранят их долгое время и обмениваются данными с внутренней памятью. Это обычно электроме-ханические устройства, например, накопитель на жёстком магнитном диске НЖМД, на оптических дисках, на материалах, содержащих цилиндрические магнитные домены. Однако быстродействие устройств внешней памяти не велико.
ЗУ различают: по способу доступа к ЯП – с последовательным, циклическим и произвольным и по характеру обращения – с адресной и ассоциативной выборкой.
Устройства внутренней памяти строятся на основе запоминающих элементов ЗЭ – триггеров, конденсаторов, плавких перемычек. ЗЭ объединяются в ячейки памяти ЯП.
Ёмкость ЗУ выражается в единицах, кратных числу 210 = 1024 = 1 К. Если ЯП состоят из одного ЗЭ, то ёмкость выражается в килобитах Kb, если ЯП содержит 8, 16, 32 ЗЭ, то ёмкость выражается в килобайтах КВ. Каждой ЯП соответствует адрес. Ёмкость ИМС
ЗУ указывается произведением двух чисел 2n×m, где 2n – число ЯП (число адресов), m –
длина слова, записываемого в ЯП. Такая запись отображает организацию памяти.
Быстродействие памяти отображается временем обращения (записи или чтения).
Для достижения одновременно и большой ёмкости и высокого быстродействия память организуется по иерархическому принципу, когда информационное поле МПС представляется ЗУ с единым адресным пространством, в котором выделяют уровни:
КЭШ-память – это быстродействующая память небольшой ёмкости, расположенная между процессором и основной памятью. Кэш-память предназначена для согласования темпа работы процессора и более медленной ОП, построенной на ИМС динамической памяти. В ней хранятся копии текущей программы и данные, необходимые для её выполнения. Эта информация считывается из ОП контроллером кэша.
2.1.2 Статические оперативные запоминающие устройства СОЗУ(Угрюмов, С. 221)
Запоминающими элементами СОЗУ (SRAM) служат триггеры с цепями установки и сброса. Наиболее распространены статические ЗУ на КМОП и n-МОП транзисторах, например отечественные ИМС серий К537 и К132.
Статические ЗУ сравнительно дороги, поэтому они применяются там, где требуется высокое быстродействие при сравнительно малой ёмкости, в частности, в КЭШ-памяти.
Схема запоминающего элемента ЗЭ КМОП приведена на рисунке 2.1,а. ЗЭ содержит RS-триггер на транзисторах VТ3 и VТ5, нагрузка которых - транзисторы VТ2 и VТ4, и ключи выборки VТ1 и VТ6. ЗЭ образуют строку, которую называют запоминающей ячейкой ЗЯ или ячейкой памяти ЯП. Каждый ЗЭ через ключи VТ1 и VТ6 соединён с вертикальными линиями записи/считывания ЛЗС. Другое название ЛЗС – разрядные линии. Правая линия – ЛЗС в прямом коде, слева – в инверсном. Совокупность ЛЗС (разрядных линий) образуют многоразрядную шину записи/считывания, по числу ЗЭ в ЯП. Горизонтальная линия – «от ДШ строк» - линия выборки ЛВ.
В режиме хранения на ЛВ поддерживается низкий потенциал, ключи VТ1 и VТ6 закрыты, RS-триггер сохраняет ранее установленное состояние.
При обращении к ЗУ ключи VТ1 и VТ6 открываются сигналом от дешифратора ДШ строк и выходы триггера подключаются к разрядным линиям (линиям записи/считыва-ния) через ключи на транзисторах VТ1 и VТ6.
В режиме выборки (считывания) выходы триггера подключаются к разрядным лини-ям, по которым информация поступает на вход усилителя считывания и дальше.
В режиме записи усилитель записи формирует на разрядных шинах сигналы, которые
через открытые ключи устанавливают триггер в соответствующее состояние. При пода-че «0» на правую ЛЗС Т3 запирается и открывается VТ5, который фиксирует нулевое состояние триггера. При подаче «1» - на правой ЛЗС фиксируется «1».
Схема ЗЭ на n-МОП транзисторах приведена на рисунке 2.1, б. Такие ЗЭ занимают наименьшую площадь поверхности кристалла.
На рисунке 2.2, а приведена структурная схема БИС статического ОЗУ, содержащего 4096 однобайтовых ячеек памяти. В состав БИС входят: дешифраторы адреса строк и столбцов; входные формирователи; накопитель, содержащий 256×256 ЗЭ; схема записи /считывания; вентили ввода/вывода GW и GR; логика управления. Вентили GW, GR обес-печивают три режима работы выходных каскадов «чтение», «запись» и «отключено».
Назначение выводов и сигналов. А0…А12 – выводы шины адресы; IO0… IO7 – выводы шины данных; CS (или СЕ) – сигнал разрешения или запрета доступа к памяти; OE – сигнал разрешения чтения (считывания); WE – сигнал разрешения записи. На рисунке 2.4, б вместо выводов WE и OE указан вывод R/W – чтения/записи.
Рисунок 2.2 – а) Структурная схема статического ОЗУ (БИС К537РУ17); б) условное графическое изображение БИС СОЗУ
