Микропроцессор 1813 ВЕ1 представляет собой законченную микроЭВМ, ориентированную на вычисление операций свертки. Применяется, в основном, в цифровых фильтрах (ЦФ) и позволяет в реальном масштабе времени построить либо 1 ЦФ 40-го порядка, либо 8 ЦФ 5-го порядка, либо 5 фильтров 8-го порядка.
1813 ВЕ1 ориентирован, в основном, на обработку сигнала в спектре канала ТЧ.
Имеет в своем составе:
ü Масштабирующее устройство (МУ), которое позволяет увеличить обрабатываемый сигнал в 2, 3 или 4 раза, а также уменьшить его в 2, 4, 8, 16, …, 213 раз.
ü Постоянное запоминающее устройство (ПЗУ), которое хранит 192 24-разрядных числа.
ü Оперативное запоминающее устройство (ОЗУ), позволяющее запомнить 40 28-разрядных чисел.
ü АЦП, способный обработать 4 входных канала аналогового сигнала.
ü ЦАП, преобразующий цифровой сигнал в аналоговый эквивалент.
Вывод сигнала возможен на один из восьми выходов либо в аналоговом, либо в цифровом виде.
Структурная схема процессора показана на рис.4.1
Рисунок 4.1 – Структурная схема микропроцессора К 1813 ВЕ1
Принцип работы:
G – генератор, встроенный в микропроцессор. Имеется возможность при необходимости подключения внешнего генератора – когда требуется включить несколько процессоров для параллельной обработки сигналов (распараллелить процесс обработки).
ПЗУ – постоянное запоминающее устройство, хранит управляющую программу, записанную либо на заводе-изготовителе в процессе изготовления, либо самостоятельно.
Существуют модификации:
a) ПЗУ не перепрограммируется.
b) ПЗУ перепрограммируется, при этом стирание старой информации производится с помощью специальной ультрафиолетовой лампы.
ОЗУ – оперативно запоминающее устройство, хранит операнды А и В, а также результаты вычислений.
АЛУ – арифметически-логическое устройство. Позволяет выполнить 8 операций. При этом первый операнд в АЛУ поступает непосредственно из ОЗУ, второй – через масштабирующее устройство (МУ).
Управляющая логика – управляет работой аналогового мультиплексора и демультиплексора. Позволяет организовать либо синхронную работу (1-ый канал на входе – 1-ый на выходе), либо асинхронную (1-ый на входе – 2-ой на выходе).
DAR – регистр, является промежуточным звеном между аналоговой и цифровой частями.
AMS – аналоговый мультиплексор. Позволяет по сигналу управления с выхода управляющей логики подключить один из 4-х каналов на свой выход.
АЦП – аналогово-цифровой преобразователь, 9-разрядный. Старший разряд – знак, восемь разрядов – мантисса.
ЦАП – позволяет преобразовать цифровой эквивалент в аналоговое напряжение.
ADM – аналоговый демультиплексор. Имеет 1 вход и 8 выходов. Позволяет выводить аналоговый сигнал с выхода ЦАП либо со входа АЦП в виде последовательного кода.
Аналоговая и цифровая части микропроцессора должны работать строго синхронно. Если какая-то из частей уже закончила свою работу, а другой части требуется время на выполнение, то в части, где закончились все операции, делают холостые операции, чтобы скорость обработки в обеих частях была одинаковой.
Тактовые сигналы поступают в ПЗУ, где последовательно считываются команды. Первая команда, считанная из ПЗУ, подается в ОЗУ. По этой команде производится считывание первого и второго операнда, участвующих в данной команде. Эти два операнда поступают в АЛУ, где производится одна из восьми операций, и ее результат вновь записывается в ОЗУ.
Одновременно с обработкой сигнала в цифровой части микропроцессора, происходит обработка сигнала и в аналоговой части: преобразование аналогового сигнала в цифровой эквивалент либо преобразование цифрового эквивалента в аналоговый сигнал. Как только в аналоговой части микропроцессора закончилось преобразование, его результат помещается в регистр DAR, и уже из регистра DAR – в ОЗУ. Если в цифровой части микропроцессора закончились операции в соответствии с программой, то результат обработки через регистр DAR помещается из ОЗУ в ЦАП, где производится преобразование цифрового эквивалента в аналоговый сигнал.
По сигналу управляющей логики выводимый сигнал может быть получен либо непосредственно в виде цифрового эквивалента, либо в виде аналогового отсчета на одном из восьми выходов.
Формат команд
Команды, выставляемые из ПЗУ, имеют 24 разряда. Структура этих команд следующая:
КОП Ц – код операции цифровой, состоит из 3-х разрядов, позволяет организовать 8 команд.
Поле операнда В – адрес, где хранится операнд В.
Поле операнда А – адрес, где хранится операнд А.
Код МУ – код масштабирующего устройства – 4-х разрядное число, позволяющее указать число предполагаемых сдвигов либо вправо, либо влево.
КОП А – код операции аналоговой. Состоит из 5 разрядов, указывает на выполнение одной из разрешенных операций в аналоговой части.
Операции, выполняемые в цифровой части.
№ п/п
Мнемоника
Двоичный код
Комментарии
ADD
B+2n×AàB
SUB
B -2n×AàB
LDA
A × 2nàB
XQR
BÅ2n×AàB
ABA
B×½2n×A½àB
ABS
½2n×A½àB
LIM
AND
B×(2n×A)àB
Система условных команд.
1813 ВЕ 1 имеет небольшую сеть разветвленных программ. Процессор ориентирован на выполнение последовательных программ, однако имеется возможность составления ветвящейся программы с использованием значения заданного разряда регистра данных. При организации условных операций часть программ пишется в цифровом поле – ОП Ц, а часть – в аналоговом – ОП А.
Условная команда
Содержание
ОП Ц
ОП А
ADD
CND (k)
B+2n×AàB, если DAR(k)=1
BàB, если DAR(k)=0
SUB
CND (k)
B -2n×AàB, если СYP=1
B +2n×AàB, если СYP=0
LDA
CND (k)
½2n×A½àB, если DAR(k)=1
BàB, если DAR(k)=0
ABA
CND (k)
2n×A+BàB, установка режима без коррекции
XQR
CND (k)
B Å A×2nàB, установка режима с коррекцией
RNZ
CND (k)
Возврат в начало программы, если DAR(k)=1
Продолжение программы, если DAR(k)=0
JNZ
CND (k)
Переход на 32 ячейки вперед, если DAR(k)=1
Продолжение программы, если DAR(k)=0
Для выявления факта переполнения в микропроцессоре 1813 используется 4 старших разряда. Если переполнения нет, то четыре старших разряда имеют одинаковую структуру (либо все нули, либо все единицы).
В случае возникновения переполнения, значение младшего разряда знака не совпадает со значением старшего разряда знака. Факт переполнения разрядной сетки выводится на специальный вывод и может автоматически корректироваться с помощью 5-ой команды (XQR), либо не корректироваться – с помощью четвертой команды (ABA). При появлении 4-ой команды все последующие блоки не корректируют результат переполнения. При поступлении 5-ой команды производится автоматическая корректировка результата переполнения путем преобразования знакового разряда в одно состояние.
Пример:
Т.о., при автоматической корректировке результат выполняемой операции искажается.
Перечень операций в аналоговой части микропроцессора.
В аналоговой части микропроцессора имеется возможность ввода и вывода сигнала в аналоговом виде, в цифровом виде, а также комбинации ввода сигнала в аналоговом и вывода в цифровом виде и наоборот. Режим ввода и вывода задается специальными сигналами, подаваемыми на входы М1 и М2.
Входы
Режим ввода
Режим вывода
М1
М2
+5В
+5В
IN (0) ¸ IN (3) -
Аналоговые входы
OUT (0) ¸ OUT (7) – аналоговые выходы
+5В
-5В
D1 регистра DAR, цифровой последовательный канал.
OUT (0) ¸ OUT (3) – аналоговые каналы; OUT (4) ¸ OUT (7) – цифровые каналы. Вывод цифрового канала через D0 регистра DAR.
-5В
+5В
IN (0) ¸ IN (3) -
Аналоговые входы
OUT (0) ¸ OUT (3) – цифровые каналы; OUT (4) ¸ OUT (7) – аналоговые каналы.
-5В
-5В
IN (0) ¸ IN (3) -
Аналоговые входы
OUT (0) ¸ OUT (7) – цифровые выходы
Операция ввода сигнала в цифровом виде производится в последовательном виде через разряд D1 регистра DAR. Вывод сигнала в цифровом виде производится через младший разряд регистра DAR – D0 – также в последовательном виде. (Всего в регистре DAR 8 разрядов мантиссы и один разряд знаковый).
Цифровой сигнал вводится обычно либо со скоростного АЦП, либо со скоростного микропроцессора в уже оцифрованном виде.
При вводе аналогового сигнала и преобразовании его в цифровой эквивалент необходимо выполнить следующие действия:
ü Указывается восемь команд ввода сигнала по заданному каналу – чтобы запомнить напряжение на конденсаторе и получить максимальную точность:
IN (0)
IN (0)
. 8 команд
.
.
IN (0)
ü Последовательно производится преобразование знакового разряда, далее старшего разряда мантиссы (7-го разряда), 6-го разряда мантиссы и т.д.
Перед выполнением каждой команды преобразования соответствующего разряда, нужно предусмотреть две пустые операции NOP (отсутствие операции).
Учитывая вышесказанное, программа ввода будет выглядет следующим образом:
№ команды
Содержание команды
№ команды
Содержание команды
№ команды
Содержание команды
IN (0)
NOP
NOP
IN (0)
CUT (7)
CUT (3)
IN (0)
NOP
NOP
IN (0)
NOP
NOP
IN (0)
CUT (6)
CUT (2)
IN (0)
NOP
NOP
IN (0)
NOP
NOP
IN (0)
CUT (5)
CUT (1)
NOP
NOP
NOP
NOP
NOP
NOP
Преобразование знакового разряда CUT S
CUT (4)
CUT (0)
NOP
NOP
Особенности вывода:
При выводе в самом начале требуется предусмотреть три пустые операции NOP, а затем повторить 8 раз подряд сигнал вывода по заданному каналу, и тогда программа вывода будет выглядеть следующим образом:
Пример:
IN (0)