Делители частоты.

В технических системах часто требуется наличие опорной частоты для синхронизации работающих совместно модулей. Однако не все модули обладают одинаковым быстродействием. Поэтому необходимо синхронизировать потоки данных, поступающих от модулей, работающих с разными скоростями. Эту задачу можно решить, жёстко привязав частоту работы каждого модуля к одной фиксированной опорной частоте, а скорость работы модулей задавать делением этой опорной частоты на целые числа. В этом случае запаздывание работы одного модуля относительно другого будет составлять целое число тактов и тем самым устранится вероятность возникновения «иголок» - паразитных импульсов.

Наиболее просто реализуются делители частоты на числа, кратные двум. Подобные делители можно реализовать как на D -, так и на JK – триггерах. Схемы включения триггеров и диаграммы их работы в этом случае будут следующими:

На рисунках, представленных выше, изображены делители частоты на 2. Создать делители частоты на коэффициент больший двойки, но кратный ей довольно просто. Для этого достаточно просто соединить последовательно несколько подобных блоков. Рассмотрим подобное решение для трёх последовательно соединённых делителей, построенных на JK – триггерах.

Считая выходы 4, 2, 1 разрядами двоичного числа на временной диаграмме можно увидеть изменения этих выходов в соответствии с последовательностью чисел 0, 1, 2, 3, 4…, т.е. представленная схема – это схема счётчика импульсов. Такие схемы называют асинхронными счётчиками – делителями, поскольку не все выходы переключаются одновременно по срезу CLK. В таких схемах существуют моменты времени, когда на выходах счётчика присутствуют промежуточные неустойчивые коды.