русс | укр

Языки программирования

ПаскальСиАссемблерJavaMatlabPhpHtmlJavaScriptCSSC#DelphiТурбо Пролог

Компьютерные сетиСистемное программное обеспечениеИнформационные технологииПрограммирование

Все о программировании


Linux Unix Алгоритмические языки Аналоговые и гибридные вычислительные устройства Архитектура микроконтроллеров Введение в разработку распределенных информационных систем Введение в численные методы Дискретная математика Информационное обслуживание пользователей Информация и моделирование в управлении производством Компьютерная графика Математическое и компьютерное моделирование Моделирование Нейрокомпьютеры Проектирование программ диагностики компьютерных систем и сетей Проектирование системных программ Системы счисления Теория статистики Теория оптимизации Уроки AutoCAD 3D Уроки базы данных Access Уроки Orcad Цифровые автоматы Шпаргалки по компьютеру Шпаргалки по программированию Экспертные системы Элементы теории информации

JK-триггер.


Дата добавления: 2015-07-23; просмотров: 551; Нарушение авторских прав


На рис. 6 таблица состояний JK-триггера представлена в форме диаграммы Вейча, из которой можно получить следующее логическое выражение, определяющее функционирование JK-триггера:

(4.5)

Из (4.5) следует, что состояние Q, в которое устанавливается триггер, определяется не только уровнями на информационных входах J и K, но и состоянием Q0, в котором ранее находился триггер. Это определяет возможность построения логической структуры JK-триггера с использованием двух RS-триггеров. Один из RS-триггеров (ведомый) предназначен для хранения текущего состояния Q0; снимаемые с его выходов уровни Q0 и 0 совместно с информационными сигналами входов J и К используются для формирования нового состояния Q в другом RS-триггере (ведущем), JK-триггер с подобной логической структурой представлен на рис. 4.7,а. Так как каждый из триггеров совместно с элементами И на входах образует схему синхронного RS-триггера, то логическая структура может быть такой, как показано на рис. 4.7,б. Здесь ведущий триггер Тг1, имеет по две пары связанных операцией И входов J и К.

При уровне лог. 0 на входе С триггер Тг1, не реагирует на сигналы входов J и К. На синхронизирующий вход триггера Тг2 при этом подается уровень лог. 1, и состояние ведущего триггера Тг1 передается ведомому триггеру Тг2. Оба триггера оказываются в

 


рис 4.11

рис 4.10

рис 4.9

рис4.8


 

рис 4.7

одном и том же состоянии. При переходе на входе С к уровню лог. 1 на синхронизирующий вход триггера Тг2 через инвертор подается уровень лог. 0 и логическая связь между триггерами обрывается. Триггер Тг1 устанавливается в состояние Q, определяемое выражением (4.5). Подача вновь на вход С уровня лог. 0 приводит к передаче состояния Q из триггера Тг1, в триггер Тг2. Символическое изображение описанного JK-триггера приведено на рис. 4.7,в.



На рис. 4.8 показано включение JK-триггера, при котором он выполняет функции D-триггера.



<== предыдущая лекция | следующая лекция ==>
Синхронные триггеры, построенные по принципу двухступенчатого запоминания информации. | D-триггер.


Карта сайта Карта сайта укр


Уроки php mysql Программирование

Онлайн система счисления Калькулятор онлайн обычный Инженерный калькулятор онлайн Замена русских букв на английские для вебмастеров Замена русских букв на английские

Аппаратное и программное обеспечение Графика и компьютерная сфера Интегрированная геоинформационная система Интернет Компьютер Комплектующие компьютера Лекции Методы и средства измерений неэлектрических величин Обслуживание компьютерных и периферийных устройств Операционные системы Параллельное программирование Проектирование электронных средств Периферийные устройства Полезные ресурсы для программистов Программы для программистов Статьи для программистов Cтруктура и организация данных


 


Не нашли то, что искали? Google вам в помощь!

 
 

© life-prog.ru При использовании материалов прямая ссылка на сайт обязательна.

Генерация страницы за: 0.006 сек.