Регистры

3.4.2.1 Назначение и классификация

Регистр – это последовательностностное устройство для приема, хранения, преобразования и выдачи многоразрядных двоичных чисел.

Регистры обладают большими функциональными возможностями. Широко распространены. Используются в качестве управляющих и запоминающих устройств, генераторов и преобразователей кодов, счетчиков, делителей частот и т.д.

Основными элементами регистра являются синхронные D-, RS-, JK-триггеры с динамическим и статическим управлением.

Один триггер может запомнить 1 бит информации, т.е. его можно считать одноразрядным регистром. Т.к. ЭВМ оперирует с многоразрядными числами, то в качестве регистра используются наборы или цепочки триггеров.

Также в регистр входят КЛС в качестве вспомогательных элементов. Занесение информации в регистр – это операция ввода или записи. Выдача информации к внешним устройствам – это операция вывода или считывания. В отличие от ОЗУ информация хранится не больше нескольких тактов.

Все регистры делятся:

а) по принципу действия на:

− накопительные (регистры памяти, хранения);

− сдвигающие (кратковременное хранение и преобразование кодов);

б) по способу ввода и вывода информации на:

− параллельные;

− последовательные;

− комбинированные (параллельно-последовательные, последовательно-параллельные);

в) по направлению передачи:

− однонаправленные (вправо или влево);

− реверсивные;

г) по способу синхронизации:

− однотактные;

− многотактные;

д) по количеству каналов приема:

− однофазные;

− парафазные.

3.4.2.2 Регистр хранения

На рисунке 3.56 приведена схема регистра с параллельным приемом и выдачей информации. На вход регистра хранения подается n-разрядное слово (X₁ …. X_n).

Рисунок 3.56

Здесь обозначены шины: П – приема, С – синхронизации, В – выдачи, Пр – преобразования информации, Уст. «0» – установка нуля на входах RS-триггеров.

Регистр хранения построен на RS-триггерах с логическими элементами «И».

Входы R всех триггеров объединены и соединены с шиной сброса (Уст. «0»). Для установки регистра в «0» необходимо одновременно подать «1» по шине Уст «0» и «С» (синхронизации, объединяющей тактирующие входы )

Приём информации или запись.

В следующем такте код Х₁, Х₂,…, Х_n параллельно поступает на входы логических элементов «И», одновременно сигнал «1» – по шинам П (прием) и С. Выходы «И» соединены со входами «S».

В разрядах, где Х_i=1 триггер устанавливается в единичное состояние, где Х_i=0 – состояние триггера не меняется.

Выдача информации

С прямого выхода триггера Q сигнал поступает на вход логических элементов «И». Вторые входы «И» объединены общей шиной выдачи «В» информации. На выходе регистра получаем прямой код Х₁,….Х_n.

При подаче сигнала по шине Пр- преобразование, который поступает на схему «И» , а на вторые входы «И» - с , на выходе «И» появляется обратный код При считывании состояние триггера не меняется, т.е. считывание может производиться многократно без разрушения информации.