Демультиплексор выполняет функцию, обратную функции мультиплексора, т.е. это КЛС, имеющая один информационный вход F, k управляющих входов Vk...V1и n информацонных выходов (х1…хn). Обычно n=2k.
Ошибка! Ошибка связи. используется для распределения данных одного канала между несколькими приемниками.
Например, построим демультиплексор для n = 4; k = 2.
Таблица истинности для Ошибка! Ошибка связи.а (n=4; k=2) приведена в таблице 3.5.
Т а б л и ц а 3.5
V2
V1
x1
x2
x3
x4
F
F
F
F
Логические уравнения имеют вид:
Схема Ошибка! Ошибка связи.а «из 1 в 4» приведена на рисунке 3.34.
На рисунке 3.35 приведено условное обозначение демультиплексора.
3.4 Последовательностные логические схемы
3.4.1 Триггеры
3.4.1.1 Структурная схема триггера.
Самое простое последовательностное устройство – триггер имеет 2 устойчивых состояния равновесия – «1» и «0». Без внешних воздействий он сколь угодно долго находится в устойчивом состоянии, то есть это запоминающий элемент для временного хранения информации. Имеет два выхода: прямой Q и инверсный . Состояние триггера определяется значением потенциала на прямом выходе.
При Q = 1 единичное состояние, = 0.
При Q = 0 нулевое состояние, = 1.
Обобщенная структурная схема приведена на рисунке 3.36, где
Схема имеет обратную связь с выходов Q и и с выходов схемы управления (СУ) на входы СУ.
3.4.1.2 Классификация триггеров.
а) В зависимости от логической структуры или по функциональному признаку различают (см. рисунок 3.37):
1) RS-триггер с раздельной установкой 0 и 1(set – установка 1, reset – установка 0). Наборы 11 запрещены.
2) D-триггер – с приемом информации по 1 входу. Его состояние повторяет входной сигнал с задержкой, определяемой тактовым сигналом (delay – задержка).
3) Т-триггер – со счетным входом, переброс триггера в противоположное состояние происходит с каждым очередным сигналом (toggle – защелка).
4) DV-, TV-триггеры имеют дополнительный вход V (valve – клапан, вентиль). При V = 1, DV-триггер работает как D, ТV-триггер как T-триггер и при V = 0 состояние триггера сохраняется.
5) JK-триггер – универсальный триггер с раздельной установкой «0» и «1». Наборы 11 не запрещены. При 11 работает как Т-триггер относительно тактового входа. При раздельном использовании J – установка «1», K – сброс «1» или установка «0».
6) комбинированный триггер совмещает несколько режимов (RS-T, JK-RS, D-RS и др.)
7) триггер со сложной логикой – например, JK-триггер с группой входов J и K, соединённых операцией &: J = J1 J2 … Jn, K = K1 K2 … Kn. Здесь n – число входов в каждой группе.
Рисунок 3.37
б) классификация триггеров по способу записи информации приведена на рисунке 3.38.
Рисунок 3.38
По способу записи информации триггеры делятся на асинхронные и тактируемые. Состояние асинхронного триггера меняется непосредственно при подаче сигналов на вход. При этом возникают два отрицательных следствия:
а) не используется информация о предшествующем состоянии;
б) при работе триггера в сложных устройствах может появиться эффект «гонок» или «состязания сигналов» из-за разного быстродействия ЛЭ (более быстродействующие срабатывают быстрей).
Синхронное, то есть одновременное переключение элементов увеличивает надежность его работы.
Тактируемые (синхронизируемые) триггеры имеют дополнительный тактирующий вход С (Clock). Сигнал С разрешает схеме управления запись информации в триггер, но состояние триггера меняется в момент окончания тактового импульса (переход синхросигнала от «1» к «0»).
Тактируемые триггеры делятся:
а) по количеству тактовых входов – на однотактные и многотактные;
б) по способу синхронизации на:
1) синхронные со статическим управлением записью (т. е. уровнем). При одном уровне триггер работает в определенном режиме, при другом – переходит в иной режим;
2) синхронные с динамическим управлением записью (во время нарастания – прямой динамический вход, или спада импульса – инверсный динамический вход) или управляемый фронтами.
Триггеры со статическим управлением записью делятся по количеству ступеней на одноступенчатые и двухступенчатые – MS-триггеры.
3.4.1.3 Асинхронный RS-триггер
а) таблица переходов
Простейший RS-триггер с двумя устойчивыми состояниями работает в соответствии с таблицей переходов (см. таблицу 3.6).
Т а б л и ц а 3.6
N
Rn
Sn
Qn
Qn+1
Х
Х
Qn – состояние триггера в момент tn (до прихода управляющих сигналов Rn и Sn ;
Qn+1 – состояние, в которое триггер переходит в момент tn+1.
Из строчек 0,1 таблицы 3.6 следует, что при Sn=0, Rn=0, Qn+1= Qn, то есть состояние триггера сохраняется.
Из строчек 2,3 следует, что при Sn=1 Rn=0 независимо от Qn – предшествующего состояния новое - Qn+1=1.
Из строчек 4,5 Ошибка! Ошибка связи. при Rn=1 (сброс) и Sn=0 независимо от Qn –предшествующего состояния новое - Qn+1=0.
Из Ошибка! Ошибка связи. 6,7 следует, что Rn=1, Sn=1 является запрещенным набором, т.к нельзя одновременно S=1 установить “1”, R=1 установить “0”. Состояние Qn+1 является неопределенным (на выходе может быть или «0» или «1».
б) переключательная функция
Запишем характеристическое уравнение Qn+1=f(Rn, Sn, Qn) по таблице 3.6, представив его в дизъюнктивной нормальной форме
RnSn=X – запрещенная комбинация
Карта Карно для минтернов (константы 1) представлена на рисунке 3.49. Доопределим неопределенное значение наборов единицами. Тогда – образуются два контура и характеристическое уравнение имеет вид (3.3)
(3.3)
Карта Карно для макстермов (константы 0) приведена на рисунке 3.50. Неопределенность ХХ доопределим нулями. Характеристическое уравнение имеет вид (3.4).
(3.4)
Представим триггеры в одноэлементном базисе в ИЛИ-НЕ и И-НЕ:
из (3.3) следует ; (3.5)
из (3.4) ; (3.6)
из (3.3) ; (3.7)
из (3.4) (3.8)
в) реализация триггеров
Асинхронные триггеры с прямыми входами, описанные в (3.5) и (3.6), реализуются в базисе ИЛИ-НЕ. Логическая структура представлена на рисунке 3.41, условное обозначение - на рисунке 3.42.
Рисунок 3.41 Рисунок 3.42
В таблице 3.7 приведена минимизированная таблица переходов. S=1, R=1 – запрещенные наборы. Имеет два входа S – установка 1, R – установка 0.
Т а б л и ц а 3.7
Rn
Sn
Qn+1
Qn
X
Асинхронные триггеры с инверсными входами, описанные в (3.7) и (3.8), реализуются в базисе И-НЕ. Логическая структура представлена на рисунке 3.43, условное обозначение - на рисунке 3.44.
Рисунок 3.43 Рисунок 3.44
В таблице 3.8 приведена минимизированная таблица переходов. – запрещенные наборы.
Т а б л и ц а 3.8
Qn+1
Qn
X
г) триггер - как запоминающая ячейка.
RS-триггер сохраняет одно из устойчивых состояний независимо от многократного изменения информационного сигнала на одном входе при нулевом значении информационного сигнала на другом входе.
Из таблицы 2.8 строчек 0,1 следует, что при R=S=0 Qn+1=Qn, состояние триггера сохраняется;
Из строчек 2, 3 следует, что при R=0; S=1; Qn+1=1 при любом предшествующем состоянии триггера;
Из строчек 4, 5 Ошибка! Ошибка связи. что при R=1 S=0 Qn+1=0 при любом предшествующем состоянии триггера;
Это свойство блокировки делает асинхронный триггер запоминающей ячейкой.
д) граф асинхронного RS-триггера
Закон работы асинхронного RS-триггера можно изобразить в виде графа.
Рисунок 3.45
Вершины графа изображены кружками - внутреннее состояние триггера, дуги – направленные ребра – изображаются линиями, начинающиеся у какой-либо вершины и заканчивающиеся у той же (петли) или у другой вершины. Дуги и петли характеризуют переходы под воздействием входных сигналов. Отсутствуют 11 – запрещенные наборы. Например, требуется определить комбинации входных сигналов, при которых триггер из 1 переключается в 1. Рядом с петлей 00, 01. Это значит R=0 S=0 или 1
3.4.1.4 Тактируемый RS-триггер
На рисунке 3.46 приведена схема тактируемого RS-триггера на логических элементах И-НЕ. На каждом входе запоминающей ячейки есть дополнительная схема совпадения (И-НЕ). Первые входы их объединены, на них подаются синхроимпульсы, на вторые входы – информационные сигналы. При С=0 – состояние триггера не меняется. На рисунке 3.47 и таблице 3.9 приведены условное обозначение триггера и минимизированная таблица переходов соответственно.
Рисунок 3.46 Рисунок 3.47
Т а б л и ц а 3.9
Сn
Sn
Rn
Qn+1
Qn
Qn
Х
Характеристические уравнения имеют вид ; CRS≠1
При С=1 и S=1 Q=1; при R=1 Q=0.
Схема RS-триггера на элементах И-ИЛИ-НЕприведена на рисунке 3.48.
Здесь - входы асинхронной установки триггера нулевыми сигналами, при любых информационных.
- поданы прямо в цепь памяти.
Рисунок 3.48
3.4.1.5 JK-триггер (универсальный)
Тактируемый JK-триггер имеет 3 входа: Ошибка! Ошибка связи., С. Но одноступенчатый триггер работает ненадежно, т.к. запоминающая ячейка играет двойственную
роль:
- служит источником информации – с него на схему управления поступает сигнал старого состояния;
- служит приемником – переключается в новое состояние и стирается старое. Одновременное выполнение обеих операций невозможно. Поэтому строятся двухступенчатые триггеры либо Ошибка! Ошибка связи. с динамическим управлением.
3.4.1.6 D-триггер
Имеет 1 вход, 2 выхода, осуществляет задержку сигнала. Переключательная функция , информация на выходе равна информации на входе на предыдущем такте.
Но обычно строятся тактируемые триггеры. Момент принятия информации определяется тактовым сигналом С.
Для правильной работы D-триггера должен быть интервал времени после прихода информации на вход Ошибка! Ошибка связи. перед приходом синхросигнала С. Характеристическое уравнение имеет вид: .
Тактируемый D-триггер имеет 2 входа: Ошибка! Ошибка связи. – информационный, С – тактируемый(см. рисунок 3.49).
Рисунок 3.49 Рисунок 3.50
Здесь ЛЭ1, ЛЭ2 – схема управления, ЛЭ3, ЛЭ4 – запоминающая ячейка.
На рисунках 3.50,а) и 3.50, б) – условное обозначение Ошибка! Ошибка связи. и Ошибка! Ошибка связи.V-триггеров, пунктиром показан дополнительный разрешающий вход V.
При С=1 записывается в триггер то, что было подано на вход Ошибка! Ошибка связи. до подачи синхросигнала С.
В Ошибка! Ошибка связи.V –триггере при V=1 Ошибка! Ошибка связи. работает как Ошибка! Ошибка связи., при V=0 – сохраняется информация.
3.4.1.7 Т-триггер
Имеет 1 информационный вход Т и переключается, когда на вход триггера поступает сигнал. Логика работы триггера приведена в таблице 3.10.
Таблица 3.10
Tn
Qn
Qn+1
а) б)
Рисунок 3.51
Из характеристического уравнения видно, что триггер производит сложение по модулю 2 (см. рисунок 3.51,а и таблицу 3.10).
Частота на выходе в 2 раза меньше, чем на входе. Поэтому можно использовать триггер как делитель на два и для построения счетчиков.
Т-триггер можно получить из D-триггера подачей на вход D, обратно нельзя, поэтому промышленность выпускает Ошибка! Ошибка связи.Ошибка! Ошибка связи. Т-триггеры строятся на Ошибка! Ошибка связи., RS и JK-триггерах (см. рисунок 3.52).
Рисунок 3.52
3.4.1.8 Двухступенчатый триггер
Для надежной и четкой работы в многоразрядных устройствах используется двухступенчатый MS-триггер. Он состоит из 2-х частей: М-master –основной, S-slave – помощник – вспомогательный. Одновременный прием информации на эти ступени запрещен. Устранено противоречие между процессами: сохранения старой и записи новой. Сначала формируется новая информация в первой ступени при сохранении старой во второй. Затем данные переносятся из 1-ой во 2-ую ступень. Первая ступень определяет название триггера. Для построения MS-триггера используются два синхронных триггера и инвертор.
Например, на рисунке 3.53,а представлен двухступенчатый RS-триггер на логических элементах, на рисунке 3.53,б – на одноступенчатых триггерах.
Триггер находится в нулевом состоянии Q=0.На вход поданы С=1; S=1; R=0. Первая ступень триггера переключается в «1». На выходе ЛЭ3 «1», на выходе ЛЭ4 «0». Одновременно инвертор переключает синхросигнал в «0» на входе ЛЭ5 и ЛЭ6 и на входы ЛЭ7 и ЛЭ8 поступает «1», которая не меняет состояния ЛЭ7 и ЛЭ8.
При изменении синхросигнала в ноль С=0 на выходах ЛЭ1 и ЛЭ2 присутствует «1» и ЛЭ3 и ЛЭ4 сохраняет свое состояние, а сигналы с ЛЭ3 и ЛЭ4 переписываются в ЛЭ5 и ЛЭ6, т.е. информация из первой ступени триггера переписывается во вторую.
В условном обозначении имеется двойное ТТ (см. рисунок 3.53,в).
Из RS-триггера добавлением обратной связи с выхода ЛЭ8 на вход ЛЭ1 и с выхода ЛЭ7 на вход ЛЭ2 можно получить двухступенчатый JK-триггер (см. рисунок 3.54).
Характеристическое уравнение имеет вид . Таблица переходов приведена в таблице 3.11, условное обозначение на рисунке 3.55.
. Состояние триггера определяется значением потенциала на прямом выходе.
J2 
(3.3)
(3.4)
; (3.5)
; (3.6)
; (3.7)
(3.8)
– запрещенные наборы.
На рисунке 3.46 приведена схема тактируемого RS-триггера на логических элементах И-НЕ. На каждом входе запоминающей ячейки есть дополнительная схема совпадения (И-НЕ). Первые входы их объединены, на них подаются синхроимпульсы, на вторые входы – информационные сигналы. При С=0 – состояние триггера не меняется. На рисунке 3.47 и таблице 3.9 приведены условное обозначение триггера и минимизированная таблица переходов соответственно.
; CRS≠1
Здесь 
- входы асинхронной установки триггера нулевыми сигналами, при любых информационных.
- поданы прямо в цепь памяти.
, информация на выходе равна информации на входе на предыдущем такте.
.
Таблица 3.10
видно, что триггер производит сложение по модулю 2 (см. рисунок 3.51,а и таблицу 3.10).
на вход D, обратно нельзя, поэтому промышленность выпускает Ошибка! Ошибка связи.Ошибка! Ошибка связи. Т-триггеры строятся на Ошибка! Ошибка связи., RS и JK-триггерах (см. рисунок 3.52).
Рисунок 3.52
. Таблица переходов приведена в таблице 3.11, условное обозначение на рисунке 3.55.
