Логические элементы на полевых транзисторах

Рассмотрим логические элементы НЕ, ИЛИ-НЕ, И-НЕ.

а) схема инвертора на МДП приведена на рисунке 3.16.

Транзистор VT₁ работает в ключевом режиме, VT₂ – всегда в активном. VT₂ является нелинейной нагрузкой.

При запертом VT₁ транзистор VT₂ ‑ в активном режиме, ближе к насыщению, при насыщенном VT₁ транзистор VT₂ – в активном, ближе к отсечке.

При подаче на вход х низкого уровня напряжения VT₁ запирается, VT₂ близок к насыщению, на выходе ключа высокий уровень напряжения. При подаче на вход х высокого уровня напряжения VT₁ отпирается, VT₂ близок к отсечке, на выходе ключа низкий уровень напряжения. Выполняется операция ;

б) в двухвходовой схеме ИЛИ-НЕ (см. рисунок 3.17) входные транзисторы VT₁ и VT₂ соединены параллельно. Если хотя бы на один из входов подан высокий уровень напряжения, соответствующий транзистор отпирается, и на выходе схемы будет низкий уровень. И только при подаче на все входы схемы низкого уровня транзисторы VT₁ и VT₂ запрутся, и на выходе появится высокий уровень. Выполняется операция ;

в) в двухвходовой схеме И-НЕ (см. рисунок 3.18) входные транзисторы VT₁ и VT₂ соединены последовательно. Если хотя бы на один из входов подан низкий уровень напряжения, соответствующий транзистор запирается, ток через входные транзисторы не течет, и на выходе схемы будет высокий уровень. И только при подаче на все входы схемы высокого уровня транзисторы VT₁ и VT₂ откроются, течет ток, и на выходе будет низкий уровень. Выполняется операция .

3.2.5.2 Логические элементы на КМДП

Основу микросхем КМДП составляет ключевой каскад на двух соединенных стоками МДП-транзисторах VT₁ и VT₂ (см. рисунок 3.19) с различными типами проводимости. Транзистор VT₁ имеет канал с проводимостью n-типа; VT₂ – канал с проводимостью р-типа. На соединенные вместе затворы подается входной сигнал x. Для КМДП принято, чтобы единица отображалась высоким уровнем, а ноль – низким.

Напряжение питания Е положительной полярности может составлять от 3 до 15 В. Напряжение низкого уровня для микросхем КМДП равно 0,001 В, а напряжение высокого уровня практически равно напряжению питания.

При подаче на вход напряжения высокого уровня транзистор VT₁ открывается, а транзистор VT₂ закрывается. На выходе устанавливается напряжение низкого уровня. При подаче на вход напряжения низкого уровня транзистор VT₁ закрыт, а транзистор VT₂ открыт. Напряжение источника питания через открытый транзистор VT₂ подается на выход каскада — это напряжение высокого уровня. Таким образом, данный ключевой каскад реализует логическую функцию НЕ.

Следует отметить одну важную особенность КМДП-ключа и интегральных микросхем на его основе — в статическом режиме потребляемая от источника питания мощность меньше на несколько порядков по сравнению с мощностью самых маломощных логических элементов ТТЛ и ТТЛШ. Это объясняется тем, что в статическом режиме один из транзисторов закрыт и, следовательно, ток через ключ не проходит.

Схема логического элемента ИЛИ-НЕ на основе КМДП-ключа приведена на рисунке 3.20. Если на оба входа поданы сигналы низкого уровня, то транзисторы VT₃и VT₄будут открыты, так как имеют канал с проводимостью р-типа, а транзисторы VT₁и VT₂— закрыты, так как имеют канал с проводимостью n-типа. Таким образом, на выходе установится напряжение высокого уровня (логическая единица). При подаче напряжения высокого уровня хотя бы на один из входов соответствующий транзистор VT₃или VT₄закроется, т.е. ток через них не течет, а транзистор VT₁или VT₂соответственно откроется. На выходе установится напряжение низкого уровня (логический ноль). Видно, что данная схема реализует логическую функцию ИЛИ—НЕ.

Устройство базового элемента И—НЕ как бы обратно устройству элемента ИЛИ—НЕ: параллельно соединены транзисторы с каналами р-типа, а последовательно — с каналами п-типа (см. рисунок 3.21). Работа данной схемы абсолютно идентична работе элемента ИЛИ—НЕ с тем исключением, что напряжение низкого уровня на выходе устанавливается только при одновременной подаче на оба входа элемента напряжения высокого уровня, а во всех остальных случаях на выходе будет присутствовать напряжение высокого уровня. Действительно, при одновременной подаче на входы x₁и x₂напряжения высокого уровня транзисторы VT₁и VT₂открываются, а транзисторы VT₃и VT₄закрываются. На выходе устанавливается напряжение низкого уровня (логический ноль). При подаче хотя бы на один из входов напряжения низкого уровня один из параллельно включенных транзисторов VT₃или VT₄открывается, а соответст­вующий ему комплементарный транзистор (VT₁или VT₂) закрывается. На выход в этом случае через соответствующий открытый транзистор передается напряжение источника питания. На выходе устанавливается напряжение высокого уровня (логическая единица).