В устройствах цифровой обработки сигналов для хранения отсчетов входного или выходного сигналов широко используются параллельные регистры, однако в ряде случаев требуется осуществлять обработку информации в последовательном виде. В этом случае информация с выходов регистров не требуется одновременно, поэтому входные отсчеты можно хранить в устройствах памяти, подобных по структуре постоянным запоминающим устройствам.
Устройства памяти, в которых в качестве запоминающих ячеек используются параллельные регистры, называются статическими ОЗУ, т.к. информация в них сохраняется все время, пока к микросхеме подключено питание.
Так как в устройствах последовательной обработки отсчеты цифрового сигнала не нужны одновременно, то в ОЗУ можно воспользоваться механизмом адресации, который уже рассматривался ранее при объяснении принципов работы ПЗУ.
В микросхемах статических ОЗУ присутствуют две операции: запись и чтение. Для их выполнения можно использовать различные шины данных (как это делается в сигнальных процессорах), но чаще используется одна и та же шина. Это позволяет экономить выводы микросхем, подключаемых к этой шине, и легко осуществлять коммутацию сигналов между различными устройствами.
Схема статического ОЗУ приведена на рисунке 15.24. Вход и выход микросхемы в этой схеме объединены при помощи шинного формирователя. Естественно, что схемы реальных ОЗУ будут иными, чем приведенная на этом рисунке. Тем не менее, она позволяет понять, как работает реальное ОЗУ статического типа. Условное графическое обозначение ОЗУ на схемах приведено на рисунке 15.25.
Рисунок 15.24 – Структурная схема ОЗУ
Рисунок 15.25 – Условное графическое обозначение ОЗУ
На схеме рисунке 15.25 для обозначения того, что используется инвертированный сигнал или сигнал с активным низким уровнем, над именем цепи проставляется черта. К сожалению, в обычном тексте затруднительно использовать такую же черту. Поэтому для обозначения таких сигналов в книге используется два способа: символ подчеркивания перед именем цепи (_WR) или символ ‘#’ после имени (WR#).
Сигнал записиWR# позволяет записать логические уровни, присутствующие на информационных входах, во внутреннюю ячейку ОЗУ. Сигнал чтения RD# позволяет выдать содержимое внутренней ячейки памяти на информационные выходы микросхемы. В приведенной на рисунке 15.25 схеме невозможно одновременно производить операцию записи и чтения, но это в большинстве случаев и не нужно.
Конкретная ячейка микросхемы, в которую будет записываться информация, выбирается при помощи двоичного кода — адреса ячейки. Объем памяти микросхемы зависит от количества ячеек, содержащихся в ней. Количество адресных выводов микросхемы ОЗУ однозначно определяется количеством находящихся в ней ячеек памяти. Исходя из этого, количество ячеек памяти M в микросхеме можно определить по количеству адресных выводов N. Для этого необходимо возвести число 2 в степень, равную количеству адресных выводов микросхемы:
M = 2N.
Вывод выбора кристаллаCS позволяет объединять несколько микросхем для увеличения объема памяти ОЗУ. Пример объединения четырех микросхем ОЗУ с помощью дополнительного дешифратора адреса приведен на рисунке 15.26. При этом общий объем памяти запоминающего устройства увеличивается в четыре раза.
Рисунок 15.26 – Схема ОЗУ, построенного на нескольких микросхемах памяти
Временные диаграммы чтения данных из статического ОЗУ, совпадают, с временными диаграммами для рассмотренного ранее ПЗУ. Временные диаграммы записи в статическое ОЗУ и чтения из него приведены на рисунке 15.27.
Рисунок 15.27 – Временная диаграмма обращения к ОЗУ
На рисунке 15.27 стрелочками показана последовательность, в которой должны формироваться управляющие сигналы. На этом рисунке RD — это сигнал чтения; WR — сигнал записи; A — сигналы шины адреса (так как отдельные биты в шине адреса могут принимать разные значения, то показаны пути перехода двоичного сигнала как в единичное, так и в нулевое состояние); DI — входная информация, предназначенная для записи в ячейку ОЗУ, расположенную по адресу A1; DO — выходная информация, считанная из ячейки ОЗУ, расположенной по адресу A2.
