В схеме (рис. 7.13) для управления чтением используются сигналы адреса ADR и чтения RD, определяющие ввод информации по шине DAT процессора. Эти же адреса могут использоваться и для вывода данных на внешние устройства. В данной схеме используется низкий активный уровень входных сигналов (табл. на рис. 7.13). Выходные сигналы Y1-Y4 имеют активный уровень высокий. При необходимости получения выходных сигналов низкого уровня МС К1533ЛЕ1 заменяется на КР1533ЛЛ1. Так как системные сигналы WR и RD поступают на два входа, возникает необходимость их усиления. Для этих целей используются повторители КР1533ЛП16.
