Вычитатели

С помощью одних и тех же сумматоров можно не только складывать, но и вычитать двоичные числа.

Микросхема

позволяет суммировать или вычитать одновременно четыре пары двоичных чисел, поступающих в последовательном коде на входы A и B. Режим работы – суммирование или вычитание задается установкой на входах V соответствующего логического уровня. При V = 0 реализуется режим суммирования, при V = 1 – режим вычитания. Обновление содержимого внутренних ячеек памяти (триггеров) и выдача на выходы S поразрядных результатов происходит синхронно по фронту тактового импульса на входе С.

Операция вычитания эквивалентна операции сложения, если числа представлены в дополнительном коде. Дополнительный код положительного числа совпадает с прямым кодом [A]_ДОП=[A]_ПР.

Дополнительный код отрицательного числа формируется путем инвертирования всех цифр числа, потом к полученному результату прибавляется единица.

Осуществим операцию вычитания A1 – A2 , где A1=25, A2=23.

Результат A1 – A2 = 0.00010₂ = 2₁₀.

При реализации операции вычитания на других ИС для инверсии цифр числа B применяются дополнительно ИС типа ЛН (инверторы). Операции сложения и вычитания можно выполнять на основе одного суммирующего устройства. В этом случае цифры числа B подаются на входы сумматора через логический элемент "исключающее ИЛИ". На второй вход ЛЭ подается управляющий сигнал Z. Если Z = 0, то цифры числа В подаются на вход сумматора без изменения. Если Z = 1, то производится инверсия цифр числа B. Одновременно Z воздействует на вход переноса P0 сумматора. Эти действия приводят к переводу числа B в дополнительный код. Сумматор выполняет операцию вычитания.