Биполярные логические интегральные схемы (ИС). Характеристика (обобщенные параметры) биполярных ИС.

Можно выделить два характерных признака интегральной схемы: конструктивный – ее компоненты объединены внутри или на поверхности подложки, электрические соединены между собой, заключены в общий корпус и составляют одно целое; технологический – все или часть ее компонентов создаются в едином технологическом процессе с использованием групповых методов изготовления компонентов и межкомпонентных соединений. Переход на ИС позволил снизить энергопотребление аппаратуры, повысить её надежность и быстродействие при одновременном уменьшении стоимости, габаритов и веса. Базис {И, ИЛИ, НЕ} называются булевыми, базисы {И-НЕ}, {ИЛИ-НЕ} называются универсальными.

В интегральных схемах обычно используются кремниевые планарные транзисторы n-p-n типа. К особенностям интегральных триодов относят сравниетельно высокий порог запирания по базе U”_БП =0,5-0,6В, низкий инверсный коэффициент передачи по току α_i=0,1-0,5из-за асимметрии структуры и большое объемное сопротивление тела коллектора r_к=50-150 Ом. Высокий порог запирания по базе облегчает создание и стыковку логических ИС в отсутствие специальных источников базового смещения. Низкий инверсный коэффициент передачи по току и большое объемное сопротивление тела коллектора приводят к увеличению остаточного напряжения на коллекторе насыщенного триода. Каскад ОЭ остается основной ключевой схемой в интегральном варианте. Выходные характеристики кремниевых планарных транзисторов обладает веерной структурой. Значение U_К.Н. сравнительно велико при малых α_i и больших r_к , растет с увеличением I_к.н. и уменьшением открывающего базы тока.

В классе биполярных ИС можно выделить следующие типы основных логических схем: с непосредственной связью (НСТЛ), с резисторной связью (РСТЛ), с резисторно-емкостной связью (РЕСТЛ), резисторно-транзисторные (РТЛ), диодно-транзисторные (ДТЛ), транзисторно-транзисторные (ТТЛ), схемы с объединенными эмиттерами (ЭТЛ или ПТТЛ). Все они относятся к потенциальной системе элементов. Поэтому для них вводятся обобщенные параметры: m-коэффициент объединения по входу, n-коэффициент разветвления по выходу, Р_ср - средняя потребляемая мощность, t_ср - средняя задержка, статическая помехоустойчивость. Величина m определяет максимальное количество входов логической ИС, n - максимальное число схем, которые могут одновременно подключаться к её выходу. В каждый момент времени примерно половина схем в устройстве открыта, а другая половина закрыта. Поэтому приняли оценку параметра Р_ср. Средняя задержка на элемент характеризуется быстродействие логических ИС и её определяет t_ср. Статическая помехоустойчивость характеризует максимальное напряжение статической помехи, при котором сохраняется работоспособность схемы. Статическими называются помехи неизменной амплитуды, время действия которых много больше длительности переходных процессов. Они возникают за счет падения напряжения на соединительных проводниках. Наименее помехоустойчивы ЭСЛ и НТСЛ схемы, максимально помехоустойчивы ДТЛ и ТТЛ схемы.

Логические ИС на биполярных транзисторах по особенностям функционирования можно разделить на 2 группы: Транзисторные ИС и ДТЛ- ТТЛ-ИС. Элементы первой группы выполняют функцию ИЛИ-НЕ, вторые – функцию И-НЕ.

ДТЛ- и ТТЛ-ИС обладают повышенной статической помехоустойчивостью, приемлемым быстродействием и энергопотреблением при больших значениях m и n; их параметры слабо зависят от нестабильности входных характеристик триодов и менее чувствительны к технологическому разбросу параметров компонентов; в них используется малое число резисторов больших номиналов. ТТЛ схемы немного технологичнее ДТЛ схем, в связи с заменой всей совокупности входных и смещающих диодов одним многоэмиттерноым транзистором.