Двоичные дешифраторы

Дешифраторы относятся к преобразователям кодов. Двоичные дешифраторы преобразуют двоичный код в код "1 из N". В кодовой комбинации этого ко­да только одна позиция занята единицей, а все остальные — нулевые. На­пример, код "1 из N", содержащий 4 кодовых комбинации, будет Представ­лен следующим образом:

Из сказанного видно, что двоичный дешифратор, имеющие n входов должен иметь 2ⁿ выходов, соот­ветствующих числу разных; комбинаций в.n-разрядном двоичном коде.

В зависимости от входного двоичного кода на выходе дешифратора возбуждается одна и только одна из выходных цепей.

Если часть входных наборов не используется, то дешифратор называют неполным, и у него число выходов меньше 2ⁿ.

Рис. 2.4. Условное обозначение (а) и схемная реализация (б) двоичного дешифратора

а

б

В условном обозначении дешифраторов проставляются буквы DC (от английского Decoder): Входы дешифратора принято обозначать их двоичными весами. Кроме информационных входов дешифратор обычно имеет один или более входов, разрешения работы обозначаемых как EN (Enable). При наличии разрешения по этому входу дешифратор работает описанным выше образом, при его отсутствии все выходы дешифратора пассивны. Если входов разрешения несколько, то сигнал разрешения работы образуется как конъюнкция сигналов отдельных входов. Условное графическое обозначе­ние полного двоичного дешифратора показано на рис. 2.4, а. Часто дешиф­ратор имеет инверсные выходы. В этом случае только один выход имеет ну­левое значение, а все остальные единичное. При запрещении работы де­шифратора на всех его выходах будет присутствовать логическая единица.

Функционирование дешифратора описывается системой конъюнкций:

Схемотехническая реализация дешифраторов

Схемотехнически дешифратор представляет собою совокупность конъюнкторов (или элементов И-НЕ в дешифраторах с инверсными выходами), не свя­занных между собой. Каждый коныонктор (или элемент И-НЕ) вырабатывает одну из выходных функций. Кроме элементов для выработки выходных функ­ций, дешифратор, как и многие другие ИС, снабжен схемами для выработки парафазных сигналов из однофазных (прямых), поступающих на входы ИС. Заметим, что входная прямая переменяв» непосредственно в схеме не исполь­зуется, а вырабатывается повторно как двойная инверсия от входной. Это сде­лано для того, чтобы максимально разгружать линии внешних входов (здесь внешние входы нагружены только на один вход инвертора).* Внешние линии входов максимально разгружаются всегда, поскольку они и без того нагруже­ны емкостью из-за своей относительно большой длины и конструкции выво­дов корпуса ИС, что снижает скорость передачи сигнала по линии.

Сокращенная схема дешифратора с показом одной входной линии и одной выходной линии (для определенности взята линия с номером 5) дана на рис. 2.4, б.

Время установления выходного сигнала дешифратора

где tз.инв. — задержка сигнала в инверторе; t,¹⁰,1з⁰¹ — задержки переключе­ний логического элемента.

Видно, что дешифратор относится к числу быстродействующих узлов.

Как известно, корпуса ИС с большим числом выводов изготовлять сложно, и они дороги. С этой точки зрения дешифраторы относятся к крайне неудачным схемам, т. к. у них при простой внутренней структуре и малом числе схемных элементов много внешних выводов. Для размещения в обычном недорогом корпусе годится только дешифратор с 4 информационными входами. Более "размерных" дешифраторов в сериях ИС нет.

Рис. 2.5. Схема наращивания размерности двоичного дешифратора

Наращивание размерности дешифратора

Малоразрядность стандартных дешифраторов ставит вопрос о наращивании их разрядности. Из малоразрядных дешифраторов можно построить схему, эквива­лентную дешифратору большей разрядности. Для этого входное слово делится на поля. Разрядность поля младших разрядов соответствует числу входов имеющихся дешифраторов. Оставшееся поле старших разрядов служит для по­лучения сигналов разрешения работы одного из дешифраторов, декодирующих поле младших разрядов.

В качестве примера на рис. 2.5 приведена схема дешифрации пятиразрядного двоичного кода с помощью дешифраторов "3-8" и "2-4"- Для получения нужных 32 выходов составляется столбец из четырех дешифраторов "3-8". Дешифра­тор "2-4" принимает два старших разряда входного кода. Возбужденный еди­ничный выход этого дешифратора отпирает один из дешифраторов столбца по его входу разрешения. Выбранный дешифратор столбца расшифровывает три младших разряда входного слова.

Каждому входному слову, соответствует возбуждение только одного выхода. Например, при дешифрации слова Х₄Х₃Х₂Х₁X₀ = 11001₂ = 25₁₀ на входе дешиф­ратора первого яруса имеется код 11, возбуждающий его выход номер три (показано крестиком), что разрешает работу DC4. На входе DC4 действует код 001, поэтому единица появится на его первом выходе, т. е. на 25 выходе схемы в целом, что и требуется.

Общее разрешение или запрещение работы схемы осуществляется по входу EN дешифратора первого яруса.

Рис. 2.6. Схема воспроизведения произвольных логических функций с помощью дешифратора. и дизъюнкторов

Дешифраторы совместно со схемами ИЛИ можно использовать для воспро­изведения произвольных логических функций. Действительно, на выходах дешифратора вырабатываются все конъюнктивные термы (конституенты единицы), которые только можно составить из данного числа аргументов. Логическая функция в СНДФ есть дизъюнкция некоторого числа таких термов. Собирая нужные термы по схеме ИЛИ, можно получить любую функцию данного числа элементов.

На рис. 2,6 в качестве примера показана схема выработки двух функций

. Такое решение может быть целесообразным при необходимости разработки нескольких функций одних и тих же аргументов. В этом случае для выработки дополнительной функции добав­ляется только один дизъюнктор. Заметим, что для проверки правильности схемы рис. 2.6 удобно перевести функции и в СДНФ.