Приоритетные и двоичные шифраторы. Указатели старшей единицы

Двоичные шифраторы выполняют операцию, обратную по отношению, к операции дешифратора: они преобразуют код "1 из N" в двоичный. При возбуждении одного из входов шифратора на его выходе формируется двоичный код номера возбужденной входной линии. Полный двоичный шиф­ратор имеет 2ⁿ входов и n выходов. Приоритетные шифраторы выполняют более сложную операцию. При рабо­те ЭВМ и в других устройствах часто решается задача определения приори­тетного претендента на пользование каким-либо ресурсом. Несколько кон­курентов выставляют свои запросы на обслуживание, которые не могут быть удовлетворены одновременно. Нужно выбрать того, кому предоставляется право первоочередного обслуживания. Простейший вариант решения ука­занной задачи — присвоение каждому источнику запросов фиксированного приоритета. Например, группа из восьми запросов (R от английского Request) формируется так, что высший приоритет имеет источник номер семь, а далее приоритет уменьшается от номера к номеру. Самый младший приоритет у нулевого источника — он будет обслуживаться только при от­сутствии всех других запросов. Если имеются одновременно несколько за­просов, обслуживается запрос с наибольшим номером.

Приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса.

Легко видеть, что при наличии всего одного возбужденного входа приори­тетный шифратор работает так же, как и двоичный.

Поэтому в сериях элементов двоичный шифратор как самостоятельный эле­мент может отсутствовать. Режим его работы — частный случай работы при­оритетного шифратора.

Указатели старшей единицы решают в сущности ту же задачу, что и при­оритетные шифраторы, но вырабатывают результат в иной форме — в виде кода "1 из N

". Таким образом, при наличии на входах нескольких возбужденных линий (запросов) на выходе будет возбуждена лишь одна, соответствующая старшему запросу. Число входов в этом случае равно числу выходов схемы. Указатели старшей единицы применяются в устройствах нормализации чи­сел с плавающей точкой и т. д.

В промышленных сериях элементов имеются шифраторы приоритета для вось­миразрядных и десятиразрядных слов. Функционирование их отображается в табл. 2.2.

Таблица 2.2

Таблица полностью характеризует работу приоритетного шифратора при всех возможных комбинациях сигналов: El — сигнала разрешения работы данного шифратора; ЕО — сигнала, вырабатываемого на выходе данного шифратора при отсутствии запросов на его входах для разрешения работы следующего (младшего) шифратора при наращивании размерности шифра­торов; G — сигнала, отмечающего наличие запросов на входе данного шиф­ратора; — запросов на входах шифратора; A₂…A₀ — значений разрядов выходного двоичного кода, формирующего номер старшего запроса. Все пе­речисленные сигналы формируются при условии EI = 1 (работа шифратора разрешена). При EI = 0 независимо от состояний входов запросов все вы­ходные сигналы шифратора становятся нулевыми.

Из таблицы можно получить следующие выражения для функций A₂…A₀, ЕО, G

Повторным применением к каждой из функций Ai (i = 2, 1, 0) известного соотношения алгебры логики можно упростить их и получить выражения

которые определяют внутреннюю структуру шифратора приоритета в его основной части.

Наращивание размерности приоритетного шифратора

Условное обозначение шифратора приоритета показано на рис. 2.7, на котором изображено наращивание числа входов запросов вдвое (от 8 до 16). При этом показаны шифраторы с инверсными входами и выходами, как это свойственно большинству серий элементов.

Шифратор 2— старший по приоритету, его работа всегда разрешена подачей нуля на вход EI2. Если на входах есть хотя бы один запрос, то раз­решения на работу младшего шифратора 1 нет (Е02 = 1). Выходы шифратора 1 пассивны, т. е. имеют единичные значения. При этом элементы И-НЕ с номе­рами 1, 2, 3 играют роль инверторов для сигналов A_i2 (i = 0,1,2). Поэтому на вы­ходах A₂…A₀ схемы в целом формируются сигналы от нуля до семи в зави­симости от номера старшего запроса в шифраторе 2, что вместе с единицей на выходе Е02 дает номера от 8 до 15.

Рис. 2.7. Схема наращивания размерности приоритетного шифратора

Если на входах шифратора 2 запросов нет, он разрешает работу младшего, вырабатывая сигнал Е02=0 и приводит свои выходы a₂…a₀ в пассивное единичное состояние. Теперь на выходы a схемы в целом передаются инвер­тированные значения выходов a₀₁, a₁₁, a₂₁ младшего шифратора, что вместе с нулем в разряде аз соответствует номерам от нуля до семи.

Таким образом, строится схема с 16 входами запросов, причем вход имеет старший приоритет. Выход элемента 4 принимает единичное значение при на­личии хотя бы одного запроса в любом из шифраторов, и может использовать­ся как сигнал запроса на прерывания для процессора с последующим указани­ем процессору номера старшего запроса.

Рис. 2.8. Схема указания старшей единицы

Указатели старшей единицы могут быть реализованы подключением двоич­ного дешифратора к выходу шифратора приоритета, но эту же задачу можно решить с помощью специальной цепочечной схемы (рис. 2.8) путем после­довательного опроса разрядов, начиная со старшего, и прекращения даль­нейшего опроса при выявлении первой же единицы.

В этой схеме единичный сигнал опроса, подаваемый со стороны старшего разряда a_n-1 может распространяться вправо только до первого разряда, со­держащего единицу. Разряд, содержащий ноль, пропускает сигнал опроса, на его выходе остается нулевой уровень. На выходе единичного разряда конъюнктор блокируется нулевым значением инвертированной переменной, и дальнейшее распространение переноса прекращается. Одновременно на выходе разряда возникает единичный сигнал.