Содержание таблицы расшифровывается следующим образом. Элемент памяти может сохранять значение qt=0 или qt=1 в зависимости от установки ранее установленного состояния. При отсутствии входных сигналов на входах R и S (R =0 и S =0) значения qt+1 первой строке таблицы в точности повторяют значения qt. При поступлении сигнала R=l (сигнала установки "нуля") элемент независимо от своего состояния принимает значение, равное нулю, qt+1=0. Если же на вход S поступает сигнал установки "единицы" (S=1), то qt+1=1 независимо от предыдущего состояния qt. Одновременное поступление сигналов на входы R и S является запрещенной ситуацией, так как она может привести к непредсказуемому состоянию. В схемах формирования сигналов R и S должны быть предусмотрены блокировки, исключающие их совпадения, S=R=1.
Для таблицы переходов (табл.3.5) может быть построена диаграмма Вейча (табл.3.6).
Таблица 3.6
В этой таблице знаком "~"отмечены запрещенные комбинации входных сигналов. Эти комбинации могут быть использованы для упрощения логических зависимостей. Логическая зависимость, описывающая работу элемента памяти, принимает вид:
(3.4)
Уравнение (3.4) получено путем эквивалентных преобразований. Добавление в него комбинаций, соответствующих запрещенным ситуациям и помеченных знаком "~", т.е.
позволяет еще больше упростить уравнение триггера:
(3.5)
Для реализации полученной зависимости в базисе И - НЕ применим правило де Моргана и получим функцию
По данной зависимости можно построить схему элемента памяти - асинхронного RS-тригера. В этой схеме следует только соединить выход qt+1со входом qt. На рис.3.9 эта связь отмечена штриховой линией.
Рис. 3.9. Схема асинхронного RS-триггера: а- схема; б - обозначение на принципиальных электрических схемах; в - временная диаграмма
RS-триггер нашел широкое распространение в схемах ЭВМ. Одиночные триггеры этого типа часто используются в различных блоках управления. В асинхронных RS-триггерах имеется один существенный недостаток, обусловленный самой логикой их построения (см. табл. 3.5), т.е. в них сигналы R и S должны быть разнесены во времени. Дополнение этого триггера комбинационными схемами синхронизации на входе и выходе позволяет получить триггеры с более сложной логикой работы: синхронные RS-триггеры, Т-, JK-, D- триггеры и целый ряд комбинированных RST-, JKRS-, DRS-трштеров [ 4].
Прописные буквы в названиях триггеров обозначают:
• R (Reset - сброс) - вход установки триггера в нулевое состояние Q=0;
• S (Set - установка) - вход установки триггера в единичное состояние 0=1;
• Т (Toggle - релаксатор) - счетный вход триггера;
• J (Jerk - внезапное включение) - вход установки ЛС-триггера в единичное состояние Q=1;
• К (Kill - внезапное выключение) - Q=0;
• D (Delay - задержка) - вход установки триггера в единичное или нулевое состояние на время, равное одному такту;
• С (Clock - часы) - вход синхронизирующих тактовых импульсов. На рис. 3.10 показаны схемы синхронного однотактного (а) и двухтактного (б) RS-триггеров.
Двухкаскадная схема RS-триггера (рис.3.10, б) нашла наиболее широкое применение для построения n-разрядных схем запоминания - всевозможных регистровых схем. Штриховыми линиями на схеме указаны дополнительные точки подключения сигналов установки и сброса.
Рис. 3.10. Электрическая и функциональная схемы синхронных RS-тригтеров: а, б - варианты
На рис. 3.11 приведена схема Т-триггера или иначе - триггера со счетным входом. При значении 7=0 триггер сохраняет свое ранее установленное состояние - режим хранения состояния, при T=1 триггер переходит в противоположное состояние. Таблица переходов (табл. 3.7) и диаграмма работы (рис. 3.11, б) отражают динамику работы этого элемента.
Рис. 3.11. Схема триггера со счетным входом: а- функциональная; б - условное обозначение; в - временная диаграмма
(3.4)
(3.5)
