Влияние зарядки окисла на характеристики транзистора с тонким слоем кремния

Для надежной работы больших логических транзисторных схем подпороговый ток, т.е. ток утечки, протекающий в канале транзистора в его закрытом состоянии (при V_G<V_T), должен быть как можно меньше. При разработке полевых транзисторов борьба с подпороговыми токами является одной из основных проблем. В этой главе получим простое аналитическое выражение для подпорогового тока I_off в SOI MOSFET.

Для этого воспользуемся приближенным решением электростатической задачи, когда можно пренебречь подвижным зарядом в канале транзистора [28]. Тогда распределение потенциала поперек канала SOI MOSFET в закрытом состоянии выглядит, как на рис. 8. В данном случае нулевой потенциал поддерживается на кремниевой подложке и расстояние d₃ равно толщине заглубленного окисла (buried oxide), которая обычно составляет 100-400нм. Для транзисторов с нанометровой длиной канала L правильнее фиксировать нулевой потенциал на глубине, которая близка к длине канала. На этой глубине потенциал уже определяется контактом истока. В этом случае d₃ ≈ L.

Рис.8 Распределение потенциала поперек канала SOI MOSFET в закрытом состоянии.

Для расчета падений напряжений на толщине канала и обоих слоях окислов воспользуемся краевым условием на границе раздела диэлектрических сред, означающим скачок электрической индукции. Это условие вытекает из соответствующего уравнения Максвелла.

, (19)

. (20)

σ₁ и σ₂ – плотности поверхностных зарядов, локализованных на границах раздела подзатворный окисел-канал и канал-слой нижнего окисла соответственно.

Совместное решение уравнений (19) и (20) вместе с условием баланса потенциалов:

(21)

дает следующее значение напряжения V₃:

. (22)

Основная часть тока протекает вдоль нижнего края канала, где высота потенциального барьера минимальна. По своей природе ток в подпороговом режиме транзистора является термоэмиссионным

. (23)

В идеальном пределе, к которому стремятся разработчики, V₃=V_G. Тогда напряжение совершенно не падает на толщине слоя подзатворного диэлектрика и слоя кремния. В этом случае подпороговый ток приобретает вид

, (24)

а подпороговая крутизна транзистора (subthreshold swing =) достигает своего теоретического предела 60мВ на декаду тока при комнатной температуре (Т=300К).

В практически важном случае малой толщины подзатворного диэлектрика d_G и канала d_Si по сравнению с длиной канала L >> d_G, d_Si формула (22) приобретает более простой вид

, (25)

где L^*=A L, А – численный коэффициент порядка единицы.

Если в показателе экспоненты второе и третье слагаемые близки к нулю, то мы достигаем фундаментальный предел, даваемый зависимостью (24). Второе слагаемое описывает уменьшение подпороговой крутизны. Для тонких слоев кремния и подзатворного диэлектрика его влияние на крутизну значительно ослабляется.

Третье слагаемое описывает сдвиг порогового напряжения, вызванный встроенным зарядом ρ. Этот заряд возникает в процессе изготовления транзисторов. Кроме того, этот заряд возникает в процессе работы транзистора в результате зарядки окисла горячими носителями из канала. Третьей причиной может быть образование радиационных дефектов. Выражение (25) показывает, что влияние встроенных зарядов на сдвиг порогового напряжения значительно ослабляется для КНИ транзистора с тонким слоем подзатворного диэлектрика d_G или высокой диэлектрической проницаемостью k_G. Следует особо отметить, что большой разброс пороговых напряжений в больших ИС с транзисторами на объемной подложке вызывает необходимость работы с высокими управляющими напряжениями. Таким образом, приведенный расчет доказывает большую перспективность SOI MOSFET с тонким слоем кремния и высокой диэлектрической проницаемостью подзатворного диэлектрика.