русс | укр

Языки программирования

ПаскальСиАссемблерJavaMatlabPhpHtmlJavaScriptCSSC#DelphiТурбо Пролог

Компьютерные сетиСистемное программное обеспечениеИнформационные технологииПрограммирование

Все о программировании


Linux Unix Алгоритмические языки Аналоговые и гибридные вычислительные устройства Архитектура микроконтроллеров Введение в разработку распределенных информационных систем Введение в численные методы Дискретная математика Информационное обслуживание пользователей Информация и моделирование в управлении производством Компьютерная графика Математическое и компьютерное моделирование Моделирование Нейрокомпьютеры Проектирование программ диагностики компьютерных систем и сетей Проектирование системных программ Системы счисления Теория статистики Теория оптимизации Уроки AutoCAD 3D Уроки базы данных Access Уроки Orcad Цифровые автоматы Шпаргалки по компьютеру Шпаргалки по программированию Экспертные системы Элементы теории информации

Арифметическо-логические устройства


Дата добавления: 2015-08-31; просмотров: 2015; Нарушение авторских прав


Арифметическо-логические устройства (АЛУ) – это специализированные микросхемы, выполняющие в соответствии с программой на входах арифметические или логические преобразования двоичной информации (рис. 4.58.). В микропроцессорной технике АЛУ являются базовыми элементами – они используются в сочетании с регистрами памяти и сдвига, оперативными запоминающими устройствами и другими цифровыми узлами. АЛУ, принадлежащие к разным типам логик (ТТЛ, ТТЛШ, КМОП, ЭСТЛ), функционально во многом совпадают, в том числе и по разводке выводов.

Микросхема К1533ИП3 предназначена для действий с двумя четырехразрядными двоичными слоями : А = А3А2А1А0 и В = В3В2В1В0. Конкретный вид операции, выполняемой микросхемой, задается 5-разрядным кодом на выходах МS3S2S1S0. Всего это АЛУ способно выполнить 25 = 32 операции: 16 логических и 16 арифметических и арифметико-логических. Операции сложения и вычитания проводятся с ускоренным переносом из разряда в разряд. Кроме того, имеется вход приема сигнала переноса С.

На выходах F0, F1, F2 и F3 формируются результаты логических преобразований и арифметических действий. На выходе переноса С4 образуется сигнал старшего (пятого) разряда при выполнении арифметических операций. Дополнительные выходы – образования ускоренного переноса G и распространения ускоренного переноса Р – используются только при организации многоразрядных АЛУ в случае их сочетания с блоком ускоренного переноса К555ИП4.

Слова А и В, подлежащие обработке, могут быть представлены в положительной либо отрицательной логике. Таблицы истинности для каждого варианта логики различны (табл. 4.13.). Результаты арифметических операций выражены в дополнительном коде. Как отмечалось, числа в дополнительном и обратном коде связаны простым соотношением Nдоп = Nобр+ 1 или Nобр = Nдоп – 1. Поэтому в тех строках таблицы, где указана операция «минус», результат арифметических действий представлен в обратном коде.



Старший разряд кода выбора операции (вход М) определяет характер действий, выполняемых АЛУ. Когда на этом входе сигнал высокого уровня, АЛУ производит логические операции поразрядно над каждой парой, является также разрешающим сигналом для переноса между разрядами. Выходной результат формируется с учетом состояния входа переноса. Оба сигнала переноса – входной С и выходной С4 – инверсные относительно сигналов на входах А и В, т.е. когда слова А и В в положительной логике, сигналу переноса отвечает низкий уровень напряжения на соответствующем выходе, а в отрицательной логике – наоборот.

Если АЛУ выполняет логико-арифметическую операцию, логическая функция реализуется поразрядно, а арифметическая – с переносом. Например, входному коду М S3 S2 S1 S0 = 01000 отвечает операция А плюс А, где А - логическое умножение двух слов. Если А = 0101 и В = 1011, то первая операция дает А = 0100, сумма 0101 плюс 0100 = 1001.


Выход А = В (вывод 14) – с открытым коллектором, и к источнику питания его следует подключать через внешний резистор 1 кОм. Высокое напряжение на этом выходе А = В будет в том случае, если на выходах F3 F0 высокие уровни. Режим компаратора обеспечивается при М = 0 и S3 S2 S1 S0 = 0110. Когда числа А и В равны, на выходе А = В формируется сигнал высокого уровня. Одновременно сигнал на выходе С4 (вывод 16) характеризует соотношение между числами А и В и в случае их неравенства согласно таблице 4.14.

Для арифметических действий над словами большей длины АЛУ включают последовательно. Здесь время суммирования определяется задержкой распространения сигнала переноса со входа младшего разряда до входа с последнего АЛУ и составляет t31= 4t31, где t-задержка распространения сигнала пе

 
 

реноса в одном АЛУ.

 



<== предыдущая лекция | следующая лекция ==>
Суммирование чисел со знаками | Одноразрядный двоичный сумматор.


Карта сайта Карта сайта укр


Уроки php mysql Программирование

Онлайн система счисления Калькулятор онлайн обычный Инженерный калькулятор онлайн Замена русских букв на английские для вебмастеров Замена русских букв на английские

Аппаратное и программное обеспечение Графика и компьютерная сфера Интегрированная геоинформационная система Интернет Компьютер Комплектующие компьютера Лекции Методы и средства измерений неэлектрических величин Обслуживание компьютерных и периферийных устройств Операционные системы Параллельное программирование Проектирование электронных средств Периферийные устройства Полезные ресурсы для программистов Программы для программистов Статьи для программистов Cтруктура и организация данных


 


Не нашли то, что искали? Google вам в помощь!

 
 

© life-prog.ru При использовании материалов прямая ссылка на сайт обязательна.

Генерация страницы за: 0.124 сек.