Сигналы управления памятью и внешними устройствами

Для управления памятью и внешними устройствами ВУ, кроме адреса, процессоры ВМ80 и ВМ85 вырабатывают три управляющих сигнала: задающие направление обмена чтения (RD) и записи (WR), сигналы разрешения работы памяти или ВУ (CS – доступ к памяти или выбор микросхемы ), и признак обращения IO/M (при высоком уровне сиг-нала – обращение к ВУ, а при низком - к памяти). В системном же интерфейсе требует-ся система из четырёх сигналов: чтения из памяти MEMR (MRD), записи в память MEMW (MWR), чтения из ВУ IORD, записи в ВУ IOW (IOWR). В МПК радиостанции РС-46М эти сигналы формирует дешифратор на микросхеме D6 (см. рисунок 2.13, а).

D6 D8

а) б)

Рисунок 2.3.1 – Формирование сигналов системного интерфейса из сигналов

микропроцессора (а); распределение адресного пространства между ОЗУ и ВУ

МПК радиостанции РС-46М (б)

Адресное пространство микропроцессора МПК РС-46М между ОП (RAM), последо-вательным интерфейсом ПОСЛ (PIA), параллельным интерфейсом ПАР (SIA), тайме-

ром ТАЙ (CT), и внешними устройствами (ME5 и ME6 ) распределяет дешифратор на микросхеме (см. рисунок 2.13, б). См. также таблицу 2.3.

Если ПЗУ (или ОЗУ) выполнено на нескольких модулях, то для адресации к каждому модулю используется дешифратор, у которого используются как информационные, так и разрешающие входы (см. рисунок 2.14). Адресное пространство занимает 64К, ПЗУ выполняется на модулях памяти ёмкостью 4К. Адреса ПЗУ занимают 12К в верхней части АП, то есть хону от 0000Н до 2FFFH.

Сигнал разрешения работы дешифратора Е = . Сигналы выбора микросхем СS будут сформированы при низких уровнях сигналов А₁₅ и IOM. По старшим разрядам А₁₂, А₁₃, А₁₄ дешифратор формирует три сигнала выбора одной из трёх микросхем СS. Остальные выходы дешифратора могут быть использованы для адресации, например, к ОЗУ, РПЗУ, ВУ. По двенадцати младшим разрядам (А _11-0) выбирается ячейка памяти в модуле памяти. Стробирующий сигнал RD = 0 разрешает чтение из памяти.

Рисунок 2.3.2 – Пример адресации к модулям памяти

2.3.3 Входные и выходные сигналы микросхем памяти

ИМС оперативной памяти имеют типовые выводы, на которых действуют адресные, информационные и управляющие сигналы, приводимые ниже:

А (Address) – входы адреса;

DI (Data Input) - входы данных;

DO (Data Out) - выходы данных;

W/R (Write/Read) - сигнал записи данных при W/R = 0 или считывания при W/R = 1

CS (Chip Select) или CE (Chip Enable) - сигнал разрешения при CS (CE) = 0 или запрета

при CS (CE) = 1 работы данной микросхемы.

Для уменьшения числа выводов микросхем широко применяется мультиплексирова-ние, то есть одни и те же выводы ИМС могут использоваться как входные и выходные для адреса, данных или управляющих сигналов.

Например, 16-разрядный адрес А = А₁₅…А₀ может делиться на полуадресы: старший

байт А_СТ = А₁₅…А₈ и младший байт А_МЛ – А₇…А₀, которые подаются на одни и те же входы ИМС. В динамических ОЗУ подача старшего байта сопровождается сигналом RAS (Row Address Strobe), а младшего – сигналом CAS (Colum Address Strobe). Выводы входа DI и выхода DO также могут объединяться в общий вывод DIO.