Тема 2.3 Принципы формирования адресного пространства

2.3.1 Разбиение адресного пространства на блоки ОЗУ, ПЗУ, УВВ, внешних ЗУ.

Память состоит из ячеек, число которых М, а разрядность – N. Каждой ячейке присва-ивается свой адрес. Ячейка памяти ЯП обычно хранит байт данных. Совокупность ад-ресов, которые могут быть сформированы процессором, образует адресное прост-ранство АП МПС. Диапазон доступных адресов определяется числом 2ⁿ, где n – раз-рядность адресной шины. При этом минимальный номер ЯП равен 0, а максимальный - М = 2ⁿ - 1. Для 16-разрядной шины М = 65535 (64 К). АП этой шины приведено в таблице 2.2. Адреса памяти могут занимать всё АП или его часть.

АП используется блоками ОЗУ, ПЗУ, РПЗУ и внешними устройствами ВУ, к которым обращается процессор, поэтому свои адреса имеют и ВУ. Распределение адресного про-странства памятью и ВУ осуществляется при разработке системы. Пример распределе-ния памяти МП контроллером радиостанции РС-46М приведён в таблице 2.3.

Процессор при обмене данными всегда должен выбрать только одну из ячеек памяти (ЯП) или одно ВУ. При управлении памятью и ВУ процессор должен вначале сформи-ровать нужный адрес, который затем декодируется схемами декодирования адреса.

Таблица 2.3.1 – Адресное пространство 16-разрядной шины адреса ША

Номер слова десятичный	Номер бита в слове 7 6 5 4 3 2 1 0	Номер слова двоичный
64К

	……….
1К

	………

Таблица 2.3.2 – Распределение адресного пространства МПК радиостанции РС-46М

Область в адресном пространстве	Устройство	Зани- маемый объём	Область в адресном пространстве (номера адресов двоичные)
0000Н…7FFFH	ПЗУ	32 К	0000000000000000- 0111111111111111
8000H…8FFFH	ОЗУ	4К	1000000000000000-1000111111111111
9000H…97FFH	ПАР	2 К	1001000000000000-1001011111111111
9800H…9FFFH	ПОСЛ	2 К	1001100000000000-1001111111111111
А000Н…А7FFH	Таймер	2К	1010000000000000-1010011111111111
A800H…AFFFH	БФД	2 К	1010100000000000-1010111111111111
B000H…B7FFН	БФД/ПСК	2 К	1011111111111111-1011011111111111
В800Н…FFFFН	Не исп – е адр. простр.	18К	1011100000000000-1111111111111111

При использовании АП памятью и внешними устройствами различают концепции интерфейса с общей шиной и интерфейса с раздельной шиной.

В случае интерфейса с общей шиной для памяти и ВУ выделяются части общего АП. При этом обращение к ВУ происходит так же, как и к ЯП с помощью тех же команд и той же шины. То есть над данными, получаемыми от ВУ, можно выполнять те же опе-рации, которые выполняются над данными, получаемыми из памяти. Таких операций много и это способствует улучшению программ и упрощению программирования.

Однако при этом происходит сужение АП для памяти, так как часть АП занимает ВУ.

В случае интерфейса с раздельной шиной для памяти и ВУ выделяются свои АП. То есть, у МП имеются выводы (и соответствующие им шины) для обращения к памяти и к ВУ. При этом для обмена с ВУ имеются только операции IN port (ввод) и OUT port (вывод), по какой причине теряется возможность применять к данным из ВУ команды, применяемые для работы с данными из памяти.