Дешифратор в схеме используется для декодирования адресного кода а на его входе и с помощью активного уровня активного выходного сигнала обеспечивает выбор адресного устройства. Объём блока памяти определяется разрядностью.
Буферные регистры памяти схемы используется для временного хранения данных через них осуществляется обмен данными между МК и вн.устройствами поэтому их называют портами в/вв. В качестве управляющих сигналов используется сигнал чтения внеш.устройсвами поэтому буферный регистр 1 и 2 используется как порты ввода.
Буферные регистры 3 и4 используются как порты вывода или управляет сигнал записи запоминающего уст-ва.
Алгоритм функция интерфейса заключается в следующем при выполнении команды обращается к вн.устройству на ША выставляется адрес внешнего устройства. Дешифратор дешифрирует адресный код и сигнал с его выхода подготавливает цепи приема данных подаются на МП в буферный регистр и управляющим сигналом записи вн.устройвом записывает в буферный регистр после этого они становятся доступным вн.устройству.
