L2 cache – общая кэш память второго уровня объемом 512 Кбайт;
SCom – системный коммутатор;
MC – контроллер оперативной памяти;
RDMA – контроллер каналов удаленного доступа для связи с другими СнК «R-500S»;
CPU0 и CPU1 – процессорные ядра;
MSI – контроллер сопряжения системного и периферийного интерфейсов;
SCSI – контроллер внешней периферийной шины SCSI;
Ethernet – контроллер канала Ethernet;
EBus – периферийная шина EBus;
LVDS Links – высокоскоростные байтовые каналы;
SEC – контроллер низкоскоростных байтовых каналов, таймеров и прерываний;
DDR memory – канал связи с памятью.
МЦСТ R-1000.
Микропроцессор МЦСТ R-1000 (проектное название МЦСТ-4R) российской фирмы МЦСТ из серии процессоров МЦСТ-R, основанной на архитектуре SPARC, изначально разработанной в 1985 году компанией Sun Microsystems, является наиболее производительным российским микропроцессором архитектуры SPARC на начало 2012 года. Программно совместим с архитектурой SPARC v9.
Представляет собой четырехядерную систему на кристалле с встроенными кэшем второго уровня, контроллером оперативной памяти и контроллерами периферийных каналов. Микросхема разработана по технологическим нормам 0,09 мкм с использованием библиотек стандартных элементов.
Микропроцессор R-1000 предназначен для высокопроизводительных вычислительных комплексов, одноплатных ЭВМ, носимых и встроенных решений главным образом по заказу Министерства обороны Российской Федерации. Прошел государственные испытания и рекомендован к серийному производству.
Компьютеры на базе процессора R-1000 применяются в вычислительных центрах Системы предупреждения о ракетном нападении, а также в криптографическом оборудовании. Выпускаются небольшими партиями по несколько десятков комплектов в месяц, часть процессоров для удешевления производятся на Тайване по российской документации, но в вычислительных комплексах СПРН применяются исключительно отечественные изделия.
Основные характеристики микропроцессора «R-1000»
Характеристики
Значения
Технологический процесс
КМОП 0,09 мкм
Рабочая тактовая частота
1000 МГц
Размер слов:
32/64
Кэш-память команд 1-го уровня
16 Кбайт (4 way)
Кэш-память данных 1-го уровня
32 Кбайт (8 way)
Встроенная кэш-память 2-го уровня
2048 Кбайт
Пиковая пропускная способность канала обмена с памятью
4 Гбайт/с
Производительность одного ядра:GIPS
2 (в терминах DhryStone)
Количество транзисторов
180 млн.
Площадь кристалла
128 мм²
Количество слоев металла
Тип корпуса / количество выводов
HFC BGA / 1156
Напряжение питания
1,0/1,8/2,5 В
Рассеиваемая мощность
< 20 Вт
Процессорных ядер
Пропускная способность встроенных контроллеров:
· шины PCI — 264(66)Мбайт/с(МГц);
· канала Ethernet — 100 Мбит/с;
· шины SCSI-2 — 10 Мбайт/с;
· канала RS-232 — 115 Кбит/с (x 2 канала);
· шины EBus — 10 Мбайт/с;
· канала PS/2 — 5 Мбайт/с.
Эльбрус Е2К.
Эльбру́с2000 (E2K) — российский микропроцессор с архитектурой VLIW (EPIC), разработанный компанией МЦСТ. Задумывался как дальнейшее развитие архитектуры Эльбрус-3 в микропроцессорном исполнении. Использует технологию двоичной компиляции для совместимости с платформой x86.
Процессор Эльбрус-2000 основан на архитектуре ELBRUS (англ. ExpLicit Basic Resources Utilization Scheduling — «явное планирование использования основных ресурсов»), отличительной чертой которой является наиболее глубокое на сегодняшний день распараллеливание ресурсов для одновременно исполняющихся VLIW-инструкций. Пиковая производительность 23,7 GIPS.
· команд 1-го уровня — 64 Кбайт
· данных 1-го уровня — 64 Кбайт
· 2-го уровня — 256 Кбайт
Кэш-таблица страниц
512 входов
Пропускная способность
· шин связи с кэш-памятью — 9,6 Гбайт/с
· шин связи с оперативной памятью — 4,8 Гбайт/с
Площадь кристалла
189 мм²
Количество транзисторов
75,8 млн.
Количество слоев металла
Тип корпуса / количество выводов
HFCBGA / 900
Размеры корпуса
31×31×2,4 мм
Напряжение питания
1,05 / 3,3 В
Рассеиваемая мощность
6 Вт
Эльбрус-S.
Процессор Эльбрус-S основан на архитектуре ELBRUS (англ. ExpLicit Basic Resources Utilization Scheduling — «явное планирование использования основных ресурсов»), отличительной чертой которой является наиболее глубокое на сегодняшний день распараллеливание ресурсов для одновременно исполняющихся VLIW-инструкций. Пиковая производительность 39,5 GIPS.
Процессор является основой 4-х процессорного вычислительного модуля МВ3S/C. Формат модуля CompactPCI 6U. Модуль содержит 8Гб ОЗУ.[5]
Вместе с процессором используется микросхема КПИ (контроллера периферийных интерфейсов), испытания которой завершились одновременно с испытаниями процессора.
Процессоры и модуль на их основе были представлены в октябре 2010 года на выставках "ChipEXPO-2010" и Softool.
Основные характеристики микропроцессора «Эльбрус-S»
· команд 1-го уровня — 64 Кбайт
· данных 1-го уровня — 64 Кбайт
· 2-го уровня (универсальная) — 2 Мбайт
Кэш-таблица страниц
· данных — 1024 входов
· команд — 64 входов
Пропускная способность
· шин связи с кеш-памятью — 16 Гбайт/с
· шин связи с оперативной памятью — 8 Гбайт/с
· шин связи межпроцессорного обмена — 12 Гбайт/с
Площадь кристалла
142 мм²
Количество транзисторов
218 млн.
Количество слоев металла
Тип корпуса / количество выводов
HFCBGA / 1156
Размеры корпуса
35×35×3,2 мм
Напряжение питания
1,1 / 1,8 / 2,5 В
Рассеиваемая мощность
13-20 Вт[
Эльбрус 2С+.
Эльбрус-2С+ — российский гибридный высокопроизводительный микропроцессор фирмы МЦСТ, содержащий 2 ядра с архитектурой VLIW (развитие Эльбрус 2000) и 4 ядра цифровых сигнальных процессоров (DSP) фирмы Элвис.
По мнению разработчиков, основной сферой применения процессора Эльбрус-2С+ будут являться системы цифровой интеллектуальной обработки сигнала — радары, анализаторы изображений и т. п.
МЦСТ в сотрудничестве с компанией Kraftway произвела пилотную партию моноблочных компьютеров «КМ-4» на основе материнской платы «Монокуб», предназначенных для использования в качестве офисных автоматизированных рабочих мест для выполнения широкого круга задач.
Основные характеристики микропроцессора «Эльбрус-2C+»
Технологический процесс
90 нм
Тактовая частота
500 МГц
Число ядер архитектуры Эльбрус
Число ядер DSP (Elcore-09)
Пропускная способность шины связи с кэш памятью , ГБ/с
Пропускная способность шин связи с оперативной памятью , ГБ/с
12,8
Количество каналов межпроцессорного обмена
Пропускная способность канала межпроцессорного обмена, ГБ/с Количество каналов ввода-вывода Пропускная способность канала ввода-вывода, ГБ/с
