Запоминающая ячейка - это схема, которая имеет два выхода 
и 
, разрешенные сигналы на которых всегда противоположны, и два входа S (Set - установка) R (Reset - сброс). Переключающий сигнал по входу S устанавливает ЗЯ в состояние 1 ( 
), а по входу R - в состояние 0 ( 
). В общем случае ЗЯ может иметь несколько установочных входов. Обычно она состоит из двух логических элементов, которые взаимно охвачены обратной связью (рис. 3.2).
Рис. 3.2. Запоминающая ячейка (асинхронный RS-триггер):
а) RS-триггер с прямыми входами на элементах ИЛИ-НЕ, его условное графическое обозначение и таблица переходов; б) 
-триггер с инверсными входами на элементах И-НЕ, его условное графическое обозначение и таблица переходов
Запоминающую ячейку называют асинхронным (несинхронизируемым) RS-триггером.
Такое название объясняется способом записи информации. Состояние асинхронного триггера определяется в каждый момент времени состоянием входов, т.е. изменения входного сигнала непосредственно передаются на выход триггера.
