Лабораторная работа 3
ПРОЕКТИРОВАНИЕ СИНХРОННЫХ ТРИГГЕРНЫХ СХЕМ
Цель: изучить различную организацию синхронных триггерных схем в потенциальной системе элементов; овладеть методом логического проектирования структуры синхронного двухступенчатого триггера; получить навыки в сборке, наладке и экспериментальном исследовании заданного типа триггера.
Введение
Практически все цифровые устройства сочетают функции по переработке информации с функцией хранения. Неотъемлемой частью таких устройств является элемент памяти. В цифровых устройств для хранения информации чаще всего используется элемент с двумя устойчивыми состояниями - триггер. Структуру триггера можно представить в виде запоминающей ячейки (ЗЯ) и схемы управления (СУ) (рис. 3.1).
Рис. 3.1. Обобщенная структура триггерной схемы
СУ - схема управления; ЗЯ - запоминающая ячейка; Е1, Е2 - логические входы; С - вход синхронизации; S - вход установки в «1», R - вход сброса в «0»
