Ячейкой в статической памяти является триггер — логический элемент с двумя устойчивыми состояниями, в любом из которых он сохраняется до тех пор, пока подается питание. Время срабатывания триггера составляет в современных микросхемах единицы наносекунд. Однако плотность компоновки ячеек SRAM существенно ниже, чем в микросхемах DRAM, a стоимость производства выше, поэтому статическая память применяется лишь в наиболее ответственных компонентах. В современных системах обычно используется конвейерный режим с пакетным способом передачи данных (Pipelined Burst Cache), организованный на микросхемах статической памяти с синхронным доступом. Необходимым элементом подсистемы памяти является так называемая кэш-память (от английского Cache — запас). Она служит в качестве буферной «емкости» при обмене данными между процессором и оперативной (системной) памятью. Так как кэш организован на микросхемах типа SRAM (Static Random Access Memory — статическая память с произвольным доступом), которые работают примерно на порядок быстрее микросхем памяти типа DRAM, процессор обрабатывает данные из кэш-памяти сразу, практически не тратя рабочие циклы на ожидание доступа.Это достигается методом копирования данных из ОЗУ в кэш при первичном обращении процессора к ним. В случае повторного обращения к тем же данным они уже поступают из кэша. Обратная операция происходит при записи данных в память. Расположенную на системной плате кэш-память обычно относят ко второму уровню (Level 2), так как во всех процессорах (начиная с модели Intel 80486) имеется встроенная, аналогично организованная кэш-память первого уровня (Level 1). Современные модели процессоров Intel и AMD имеют кэш-память второго уровня в ядре самого процессора. Кэш-память типа SRAM применяют также в качестве буфера в устройствах хранения данных, например в жестких дисках, CD-ROM, DVD-ROM. Параметры работы кэш-памяти чрезвычайно сильно влияют на производительность подсистемы памяти в целом. Кэш-память первого уровня практически у всех ныне выпускаемых процессоров для IBM PC работает на частоте ядра. Однако объем такой памяти сравнительно невелик и обычно составляет 128—512 Кбайт, которые, как правило, делят пополам между адресами и данными. Сложнее обстоит дело с кэш-памятью второго уровня. Обеспечить стабильную работу SRAM большой емкости на высоких частотах чрезвычайно трудно, так как количество транзисторов, выделяющих энергию во время переключений, нередко превышает число таковых в ядре процессора. Для решения этой проблемы найдено два обходных пути. Во-первых, на изделиях для массового рынка объем кэш-памяти, интегрированной в ядре процессора, уменьшается до приемлемых величин. Во-вторых, ужесточение технологических норм позволяет увеличить объем кэша.
