Логические выражения для выходных величин КУ.

Логические выражения выходных величинопределяем их этих выражений:

Логическая схема комбинационного узла.

Значения а0, а1, а2, определяемые комбинациями Q2 и Q1, могут быть получены с помощью дешифратора. Остальная часть схемы строится по логическим выражениям выходных величин.

Схема комбинационного узла приведена на рисунке 7.2.6.

42) Структурная схема и состав микропроцессора КР580ВМ80

МП КР580ВМ80 является аналогом ИМС 8080 фирмы Интел, созданной в 1973 году, МП 1821ВМ85 – аналог ИМС 8085, созданной в 1974 году. У МП 8085 увеличена тактовая частота, увеличено количество входов прерываний. Система команд осталась прежней. На основе ИМС КМ1821ВМ85 выполнен МП контроллер радиостанции РС-45М. Основные части МП 1821ВМ85: сумматор (АЛУ). БУС – блок управления и синхронизации, БПР – блок прерываний, А – аккумулятор, B, C, D, E, H, L – регистры общего применения, РС– счётчик команд, SR – указатель стека, буферные регистры адреса и данных, 5-разрядный регистр признаков. Регистр признаков РПсодержит 5 триггеров:триггер переноса Тс; триггер нуля Т_Z-; триггер знака T_S ; триггер чётности T_{P ;} триггер чётности T_P . РПпредназначен для хранения признаков, выявляемых при выполнении некоторых операций:

Рисунок 7.3.1 – Структурная схема МП К580 ВМ80А

Аккумулятор А предназначен для обмена данными с внешними устройствами, при выполнении операций он является источником операнда, в него же помещается ре- зультат выполненной операции.

Шесть восьмиразрядных регистров общего назначения РОН (В, С, D, Е, L, Н)

используются для хранения участвующих в операциях данных. В них могут храниться как данные, так и адреса. При необходимости хранить 16-разрядные числа, их объединяют в пары: ВС, DЕ, LН

Указатель стека SR (16-разрядный регистр) предназначен для адресации стековой памяти по принципу «последний вошёл – первый вышел».

Счётчик команд РС –16-разрядный регистр,предназначен дляхранения адреса команды; после выборки из ОП текущей команды его содержимое увеличивается на единицу и, при отсутствии безусловных и условных переходов, таким образом форми-руется 16-разрядный адрес очередной команды.

При выдаче адреса содержимое регистра РС (или пары регистров общего назначе-

ния РОН) передаётся в 16-ти разрядный регистр адреса РА, из которого через буфер адреса поступает на 16-ти разрядную шину адреса ША. Из ША адрес может быть принят в оперативную память ОП. При 2¹⁶ адресов обеспечивается возможность обращения к каждой 8-ми разрядной ячейке ОП, ёмкостью 64К.

В восьмиразрядном арифметико-логическом устройстве АЛУ (ОУ) предусмот-рено выполнение четырёх арифметических и четырёх логических операций, четырёх видов циклического сдвига содержимого аккумулятора, а также десятичной коррекции при выполнения арифметических операций над числами в коде 8421.

Блок управлениясостоит из регистра команд, куда принимается первый байт ко-манды, и устройства управления УУ, формирующего управляющие сигналы, под действием которых выполняются микрооперации в отдельных узлах. УУ содержит уп-равляющую память, выполненную на ПЛМ, которая хранит микропрограммы отдельных операций. ПЛМ загружена на предприятии, и пользователь не может изме-нить её содержимое. Буферы данных и адреса обеспечивают связь процессора с внешними шинами данных и адреса. БА и БД выполнены на элементах с тремя состояниями.