Логические элементы на МОП-транзисторах

На рисунке 2.3.3, а приведена схемы ЛЭ 2И-НЕ на однотипных МОП-транзисто-рах с индуцированным каналом n-типа. Основные транзисторы VТ1 и VТ2 включены последовательно, VТ3 – нагрузка. При х1 = 1 и х2 = 1 оба транзистора открыты, на выходе «0».

а) б) в)

Рисунок 2.3.3 – ЛЭ на МОП-транзисторах: а)ЛЭ 2И-НЕ на п-МОП транзисторах;

б) ЛЭ 2ИЛИ-НЕ на КМОП транзисторах; в) ЛЭ 2ИЛИ-НЕ на п-МОП транзисторах

На рисунке 2.3.3, б приведена схема ЛЭ 2ИЛИ-НЕ, выполненного по КМОП технологии, то есть на комплементарных МОП транзисторах или, иначе на транзисторах с взаимно дополняющей структурой, n-МОП и р-МОП. Транзисторы VТ1 и VТ2 – основные, n-типа; транзисторы VТ3 и VТ4 – нагрузочные p-типа. При подаче на

вход, например, х1 = 1, VТ2 открывается, VТ4 – закрывается, то есть его сопротивление увеличивается и на выходе формируется «0».

На рисунке 2.3.3, в приведена схема ЛЭ 2ИЛИ-НЕ на n-МОП транзисторах. Основные транзисторы VТ1 и VТ2 включены параллельно. При подаче хотя ба на один вход «1», на выходе устанавливается «0».

3)Каскад с тремя состояниями

Рисунок 7.2.6 – Элемент ТТЛ с тремя состояниями: а – схема;

б – условное обозначение; в – подключение к общей нагрузке

Выходные каскады с тремя состояниями («0», «1» и «отключено») применены во многих ИМС микропроцессорной системы. Они обеспечивают согласованное подклю-чение к шинам данных различных устройств и исключают их одновременное подклю-чение, если это может привести к сбоям.

При подаче «0» на вход транзисторы VT3, VT4 заперты, одновременно открыт транзистор VT1, который запирает транзисторы VT2 и VT5. Таким образом, выходное сопротивление каскада стремится к бесконечности и его влияние на ШД исключается.