Шифраторы: назначение,осн.схемы,применение.

Вып.операцию,обр.по отн-ию к DС,т.е.преобр.код «1из N» в двоичный.При подаче «1» на один из входов шифратора, на его выходе формируется двоичный вхд номера входа.

Полный шифратор имеет 2^N входов и N выходов.

N акт.разр|Q2 Q1 Q0	СДНФ:
0 | 0 0 0	Q0=x1+x3+x5+x7;
1 | 0 0 1	Q1=x2+x3+x6+x7;
2 | 0 1 0	Q2=x4+x5+x6+x7
3 | 0 1 1
4 | 1 0 0
5 | 1 0 1
6 | 1 1 0
7 | 1 1 1

Т.к. аргумент x0 не вход.ни в 1 из формул для Q, то на выходе нулевой набор CD форм-ся как при x0=0,так и при X0=1.Т.е.даже тогда,когда ни на 1 из входов не подан акт. сигнал.Для разрешения этих ситуаций необх.выход Е0.При этом данные на выходе Q явл.истинными при Е0=1.Схема им.вход синхр-ции С.При С=0 все входы СD уст-тся в ноль независимо от комбинации на входах.

31.Дешифраторы:назначение,осн.схемы, применение:

Дешифратор–это комбинац.устр-во,преобр.вх.n-разр.дв. код в определенную комбинацию сигналов на выходах. Если число выходов s дешифратора равно 2ⁿ, то DC полный.В противном случае имеет место (2ⁿ - s) запрещенных комбинаций и DC неполныЙ.

DC различаются по емкости, по числу каналов, а также форматом вых.кода. В ЭВМ наиболее часто исп-ся полный DC, преобр.дв.код в напр-е лог-го уровня (активного), появл.на том выходе, номер кот.соотв.дв.коду. Ост.выходы в это время находятся в пассивном состоянии. Такой код называется унитарным..F_s-1 = X_n·X_n-1·…·X₂·X₁.Каждая из функций представляет конъюнкцию n переменных и может быть реализована с помощью n-входовой схемы "И". Входные сигналы на дешифратор, как правило, поступают в однофазном коде, поэтому, для получения инверсных значений в схему DC необх. вкл. инверторы. При необходимости на доп. вход каждого элемента "И" может быть подан синхросигнал, разрешающий работу DC только при наличии на нем активного уровня. Внутр.стр-ра DC на 2 входа и его УГО представлены на рис. 1. DC, построенные по такой схеме, называют линейными.

+линейныхDC высокое быстродействие. Для схемы рис. 1 оно определяется временем задержки инвертора и элемента "И". Если входные сигналы поступ.с устр-в, им. парафазный выход (например, с регистров памяти), то инверторы из схемы DC можно исключить и быстрод-е будет опр-ся только временем задержки 1 конъюнктора.

Прим-ся DC с инверс. выходами, выдающие нулевой сигнал на выходе, соотв/ поступившему на входы DC коду, при единичных сигналах на ост/выходах.

40.Запоминающие устр-ва(ЗУ): Структура 3D.

Позв.упростить дешифр-р с пом.2хкоординатн.выборки ЗЭ

а)1разряд.орг-ция:

код дреса разрядностью n дел-ся на 2 части,кажд.из кот. кодир-ся отд-но.Выбир-ся ЗЭ,кот.нах-ся на пересеч-и акт. линий DС.Кол-во пересеч-й 2^N,сумм.кол-во выходов<<2^N

б)многоразр.орг-ция:

неск.матриц упр-ся от 2х DC ||.Кол-во мат-риц=разряднос-ти слова.Кажд. матрица выдает 1 бит слова.

39.Запоминающие устр-ва(ЗУ): Структуры 2D, 2DM

1.двухмерная2D

k-число храним.слов,m-разр-сть 1 сл,V=k*m-емкость в бит

Дешифр-р адреса активир.1 из строк матрицы,вместе с сигналом CS разреш.доступ ко всем ее эл-м;ус-ли счит/зап опр-ют направл-е передачи вместе с сигн.WR/RD. Применение:ЗУ мал.емкости

3.стр-ра 2Dm-объедин-ся достоинства 2D и 3D стр-р.Им.1 DC адреса,но длина строкки>размера слова.Кол-во строк уменьш.=> уменьш.и кол-во выходов DC.Выбор конкр. слова из строки вып-ют MUX,кот.упр-ются частью линии адресаCтр.схема ПЗУ

стр.схема КМОП ОЗУ