Микросхема К155ИП3

Это скоростное четырехразрядное АЛУ. Может работать в двух режимах, выполняя 16 логических либо 16 арифметических операций. Для получения максимального быстродействия при арифметической обработке в модуле имеется внутренняя схема ускорения переносов (переносы во все разряды формируются параллельно). Логическая обработка подразумевает выполнение побитовых операций над парой операндов. Всего может быть 16 различных операций такого типа. В этом смысле АЛУ является предельно универсальным логическим модулем на две переменные в каждом из четырех независимых разрядов.

Микросхема выполнена в корпусе на 24 вывода. Назначение выводов (рис. 3.1, 3.2):

<A3,…,A0>,<B3,…,B0> - входы операндов A, B;

- инверсный вход переноса в младший разряд;

<S₃,…,S₀> - сигналы настройки на выполнение той или иной функции данного типа (табл. 3.1);

M (mode control) – сигнал настройки на арифметический (M=0) или логический (M=1) тип функции;

<F3,…,F0> - выходы результата;

– инверсный выход переноса из старшего разряда;

G и P – инверсный выход генерации и распространения переноса. Служат для подключения микросхемы ускорения переносов.

K – выход компаратора с открытым коллектором.

При равенстве операндов (A=B) значение K=1, если АЛУ работает в режиме вычитания и =0 (-1 представляется как 1111). Для того же режима еще один результат сравнения дает значение сигнала :

		Результат
		А≤B А>B

Наращивание разрядности операндов выполняется каскадированием микросхем АЛУ.

Настройка	Функция F
S3	S2	S1	S0	Логическая (M = 1)	Арифметическая (M = 0)
= 0	= 1
					–1 (доп. код)

Таблица 3. 1

Рисунок 3.2

Микросхема К155ИП4

Схема ускорения переносов на 4 корпуса АЛУ. Одновременно формирует переносы на входах всех тетрад 16-разрядного сумматора, начиная со второй. Выход переноса отдельного корпуса АЛУ

.

Для микросхемы ИП4:

=

=

=

Здесь второй нижний индекс после запятой означает номер корпуса АЛУ.

Все функции переноса формируются 2-уровневыми схемами (т.е. параллельно) с задержкой 13 нс относительно поступления сигналов G_i , P_i. Эти сигналы генерируются всеми тетрадами одновременно, так как зависят только от значений битов слагаемых (но не от ).

Формирование сигналов P и G происходит с задержкой 12 нс относительно момента поступления слагаемых. Две других задержки в АЛУ: t_F=24 нс, = 12 нс. При этом, если к моменту поступления сигнала формирование сигналов P и G завершено, то t_F уменьшается до 12 нс.