Можно выделить три основных схемы построения триггерных устройств:
схема M-S (от англ. Master-Slave – основной-вспомогательный);
схема трех триггеров;
схема с использованием элементов памяти на компонентах с накоплением заряда. В данной работе такие схемы не рассматриваются.
Триггерные устройства, построенные по схеме M-S, состоят из двух триггеров – основного и вспомогательного. При подаче ТИ входная информация заносится на основной триггер, а в промежутках между ними переписывается во вспомогательный. На рис 1.4,а приведена схема RSt-триггера (индекс t означает наличие внутренней задержки), выполненного по способу M-S. Схема построена на двух синхронных RS-триггерах и одном инверторе.
Рисунок 1.4
Состояние выходов схемы изменяется после окончания ТИ. Благодаря этому свойству триггерных устройств с внутренней задержкой, имеется возможность совместить в одном такте процесс считывания и записи информации, что значительно повышает быстродействие цифровых устройств, построенных на их основе. Схема RSt-триггера, приведенная на рис.1.5,а, реализуется на меньшем числе ИС и обладает большей надежностью в работе.
Если в приведенных схемах на входы R и S завести обратные связи, как показано на рис. 1.4,б и 1.5,б, то получим Tt-триггеры, у которых в качестве счетного используется вход C. Если, кроме того, добавить входы J и K (см. рис. 1.4,б и 1.5,б), то получим схемы синхронных JKt-триггеров. Построенный JKt-триггер можно использовать в качестве синхронного Tt-триггера, если замкнуть входы J и K, а также в качестве Dt-триггера, если на вход K подать проинвертированный сигнал входа J.
Рисунок 1.5
В триггерных устройствах, построенных по схеме трех триггеров, используются три асинхронных RS-триггера: один основной и два коммутирующих. На рис. 1.6 приведены схемы T-триггеров, построенных по такому принципу.
Рисунок 1.6
Основной RS-триггер собран на элементах 1 и 2, а коммутирующие – на элементах 3,4 и 5,6. Данная схема на два элемента экономичнее, чем схема на рис. 1.5,б.