Простейшим триггерным устройством является асинхронный RS-триггер. При S=1 и R=0 триггер устанавливается в состояние 1 (Q=1), при S=0 и R=1 – в состояние 0 (Q=0). При комбинации R=0 и S=0 триггер сохраняет предыдущее состояние, а комбинация R=1 и S=1 является запрещенной.
Рисунок 1.1
На рис 1.1, а,б приведены логические схемы асинхронного RS-триггера на элементах И-НЕ и ИЛИ-НЕ. В случае использования элементов И-НЕ триггер работает при инверсных значениях входных сигналов.
На рис. 1.2 приведена схема синхронного RS-триггера. Информация, поданная на входы R и S, изменяет состояние триггера только в момент подачи на вход C тактового импульса.
Триггер T-типа (счетный триггер) имеет один вход T (рис. 1.3,а) и изменяет свое состояние на противоположное каждый раз, когда на вход поступает управляющий сигнал.
Триггер D-типа (рис. 1.3,б) – так называемый триггер задержки – осуществляет временной сдвиг информации, поданной на вход D, на один такт, т.е. значение сигнала на выходе Q в n-ом такте равно значению входного сигнала в (n-1)-ом такте.
Рисунок 1.3
Триггер JK-типа (рис. 1.3,в) объединяет в себе возможности RS- и T-триггеров. При J=K=1 триггер переключается в состояние, инверсное предыдущему, т.е. работает аналогично T-триггеру, а в остальном – JK-триггер аналогичен RS-триггеру, в котором функции входов S и R выполняют соответственно входы J и K.
