Название параллельного регистра связано с тем, что входы и выходы всех триггеров в этой схеме используются независимо. Входы синхронизации всех триггеров соединены параллельно. Это приводит к тому, что информация в них записывается одновременно.
Параллельный регистр используется для одновременного запоминания многоразрядных двоичных (или недвоичных) чисел (ведь не будем же мы записывать отдельные разряды одного и того же числа записывать в различные моменты времени).
Количество триггеров, входящих в состав параллельного регистра определяет его разрядность. Принципиальная схема четырёхразрядного параллельного регистра приведена на рисунке 8.27, а его условно-графическое обозначение – на рисунке 8.28. В условно-графическом обозначении возле каждого входа D указывается степень двоичного разряда, который должен быть запомнен в этом триггере (разряде) регистра. Точно таким же образом обозначаются и выходы регистра. То, что микросхема является регистром, указывается в центральном поле условно-графического обозначения символами RG.
Рисунок 8.27 – Схема параллельного регистра
В приведённом на рисунке 8.28 условно-графическом обозначении параллельного регистра инверсные выходы триггеров не показаны. В микросхемах регистров инверсные выходы триггеров часто не выводятся наружу для экономии количества выводов корпуса.
Рисунок 8.28 – Условно-графическое обозначение параллельного регистра
При записи информации в параллельный регистр все биты (двоичные разряды) должны быть записаны одновременно. Поэтому все тактовые входы триггеров, входящих в состав регистра, объединяются параллельно. Для уменьшения входного тока вывода синхронизации C на этом входе в качестве усилителя часто устанавливается инвертор.
Следует отметить, что назначение разрядов является условным. Если по каким либо причинам (например, с точки зрения разводки печатной платы) удобно изменить нумерацию разрядов, то это можно свободно сделать. При перенумерации входов регистров нужно не забыть, точно таким же образом, изменить номера выходов параллельного регистра.
Для реализации параллельного регистра можно использовать как триггеры со статическим входом синхронизации, так и с динамическим. В переводной литературе при использовании для построения параллельного регистра триггеров-защелок (триггеров со статическим входом синхронизации) этот регистр, в свою очередь, называют регистром-защелкой.
При использовании регистров со статическим входом тактирования удаётся достичь максимального быстродействия цифровой схемы, однако при этом следует соблюдать осторожность, так как при воздействии на вход синхронизации C единичного потенциала логические сигналы со входов такого регистра будут свободно проходить на его выходы. При использовании статических регистров в схеме обычно используется двухтактная синхронизация, подобная рассмотренной в главе, посвященной одновибраторам.
Промышленностью выпускаются четырёхразрядные и восьмиразрядные микросхемы параллельных регистров. Для построения восьмиразрядных микросхем обычно используются регистры со статическим входом синхронизации. В качестве примера восьмиразрядных параллельных статических регистров можно назвать такие микросхемы, как К580ИР22 и 1533ИР33 (иностранный аналог 74ACT573).
При решении практических задач часто требуется разрядность параллельных регистров большая восьми. В таком случае можно увеличивать разрядность регистров параллельным соединением готовых микросхем. Принципиальная схема параллельного соединения четырёх регистров приведена на рисунке 8.29.
Рисунок 8.29 – Увеличение разрядности параллельного регистра
В схеме, приведенной на рисунке 8.29, реализован 24-х разрядный параллельный регистр. При необходимости, входной ток, потребляемый этой схемой по входу тактовой синхронизации, может быть уменьшен при помощи усилителя. В качестве усилителя сигнала тактовой синхронизации можно применить обыкновенный инвертор.
