Микросхемы с триггерной памятью – это наиболее представительная группа микросхем со средней степенью интеграции. В различных сериях ТТЛ имеются белее 20 типов микросхем регистров и 16 типов микросхем счетчиков. Регистры включены в структуру многих микросхем ОЗУ и ПЗУ для хранения кода адреса, входных и выходных данных. Входят в состав микропроцессорных комплектов БИС в качестве регистров общего назначения, многорежимных буферных регистров, портов ввода-вывода и т.д. Микросхемы регистров ЗУ с произвольной выборкой позволяют адресовать все свои регистры и обратиться к любому из них для записи или считывания информации.
Регистры – это линейка из ряда триггеров, используемая для последовательного накопления, промежуточного хранения и сдвига данных. Простейшие регистры имеют один вход и один выход (последовательные), вход управления тоже единственный (тактовый). В более сложные схемы вводятся дополнительная логика, входы параллельной загрузки данных и специальный вход разрешения загрузки.
Регистры строятся на базе синхронных одно- и двухступенчатых RS и D-триггеров. Регистры могут быть реализованы также на базе JK -триггеров. По способу приема и выдачи информации регистры делятся на следующие группы: с параллельным приемом и выдачей, с последовательным приемом и выдачей. с последовательным приемом и параллельной выдачей. с параллельным приемом и последовательной выдачей, комбинированные, с различными способами приема и выдачи и реверсивные. Регистры с параллельным приемом и выдачей информации служат для хранения информации и называются регистрами памяти или хранения. Изменение хранящейся информации в регистре памяти (запись новой информации) осуществляется после установки на входах D0 . . . Dm новой цифровой комбинации (информации) при поступлении определенного уровня или фронта синхросигнала (синхроимпульса) С на вход “С” регистра. Количество разрядов записываемой цифровой информации определяется разрядностью регистра, а разрядность регистра, в свою очередь, определяется количеством триггеров, образующих этот регистр.
В качестве разрядных триггеров регистра памяти используются синхронизируемые уровнем или фронтом триггеры. Регистры памяти могут быть реализованы на D-триггерах, если информация поступает на входы регистра в виде однофазных сигналов и на RS-триггерах, если информация поступает в виде парафазных сигналов. В некоторых случаях регистры могут иметь вход для установки выходов в состояние “0”. Этот асинхронный вход называют входом R “сброса” триггеров регистра.
Регистры с последовательным приемом или выдачей информации называются сдвиговыми регистрами или регистрами сдвига. Сдвиг в регистре может осуществляться как вправо, так и влево. При этом вводиться дополнительный управляющий вход реверса или используется внешняя коммутация. Иногда имеется специальный вход сброса. Параллельная загрузка и сброс м/б синхронными или асинхронными, входы и выходы - прямыми и инверсными. Регистры сдвига могут выполнять функции хранения и преобразования информации. Они могут быть использованы для построения умножителей и делителей чисел двоичной системы счисления, т.к. сдвиг двоичного числа влево на один разряд соответствует умножению его на два, а сдвиг вправо - делению на два. Регистры сдвига широко используются для выполнения различных временных преобразований цифровой информации: последовательное накопление последовательной цифровой информации с последующей одновременной выдачей (преобразование последовательной цифровой информации в параллельный код) или одновременный прием (параллельный прием) информации с последующей последовательной выдачей (преобразование параллельного кода в последовательный). Регистры сдвига могут служить также в качестве элементов задержки сигнала, представленного в цифровой форме.
Счетчики (делители частоты). Работают они подобно триггеру, т.е. изменяет свое логическое состояние в зависимости от входящего управляющего импульса, но изменение происходит только при определенном числе импульсов на входе.
Можно сказать, что триггер и является простым счетчиком на два: на его выходе происходит изменение уровня при каждом втором входящем импульсе. По сути счетчик и состоит из цепочки триггеров, включенных последовательно. Такое включение называют регистр сдвига. Если выход последнего триггера соединить со входом первого триггера то мы получим кольцевой сдвиговый регистр.
Если коэффициент деления равен 2n, то такие счетчики называются двоичными. Они могут быть построены из n триггеров, при этом n – разрядность счетчика. Если деление происходит по основанию 10, то имеем десятичный счетчик. Базовой ячейкой является более сложное образование – четырехразрядный десятичный счетчик. Он содержит 4 триггера и дополнительные логические элементы для исключения лишних состояний. Счет может производиться в направлении увеличения или уменьшения содержимого счетчика.
Наиболее удобны в построения ТТЛ являются четырехтриггерные микросхемы в двух вариантах – двоичным и десятичном. Например: ИЕ7-ИЕ6, ИЕ17-ИЕ16.
На синхронных счетчиках значения разрядов на их входах формируются одновременно и синхронно с тактовыми импульсами. Наличие внутренних элементов управления позволяет организовать реверсивный счет, подавая логический потенциал на соответствующий вход. У некоторых счетчиков тактовые входы на увеличение и на уменьшение раздельные. Сброс данных может быть синхронным или асинхронным. Начальная загрузка данных выполняется либо по специальному установочному сигналу (К155ИЕ7,6), либо по первому тактовуму импульсу после подачи сигнала разрешения записи (К155ИЕ9).
В серии К155 имеется 7 типов микросхем счетчиков ИЕ2,4-9, коэффициент в некоторых деления зависит от кода, набранного на входах управления или от внешней коммутации. Счетчик ИЕ8 единственная шеститриггерная микросхема с максимальным коэффициентом пересчета (64), в которой имеется только один выход.
Микросхема К155ИЕ7 – четырехразрядный двоичный счетчик синхронного типа. Направление счета определяется тем, на какой из счетных входов (СU (UP) или неСD(DOWN)) подается отрицательный синхроимпульс. На другом счетном входе в это время поддерживается высокий потенциальный уровень. Наличие информационных входов D3 …D0 и управляющего входа неРЕ позволяет предустановку в пределах емкости счетчика по отрицательному импульсу неРЕ. При этом прохождение счетных импульсов блокируется. Выходы неТСU и неТСD называются входами окончания счета (прямого и обратного). Наращивание разрядности счетчика достигается каскадированием нескольких микросхем. При этом синхроимпульсы подаются на один из счетных входов первой микросхемы, а выходы переносов каждой предыдущей микросхемы соответственно подаются на счетные входы последующей.
Микросхема К155ИЕ9 – это синхронный десятичный счетчик с возможностью синхронной предустановки при низком потенциальном уровне на входе неРЕ в любое состояние от 0 до 9 и асинхронным сбросом – по НУ на входе неR. Этот вход имеет наивысший приоритет. Импульс переноса ТС положительный. Он формируется по фронту девятого СИ и завершается по фронту десятого СИ. Эти особенности позволяют стоить на основе ИЕ9 синхронные многодекадные счетчики.
