Операционные микросхемы специализированы на выполнении одной или класса операций. Допускается масштабирование, т.е. наращивание разрядности обрабатываемого двоичного кода путем каскадирования или построения пирамидальных структур. К арифметическим относятся микросхемы сумматоров - К155 ИМ 1,2,3, К555 ИМ 6,7; ускорения переносов – К155 ИП4, перемножителя К555 ИП9; АЛУ – К155 ИП3.
Микросхема К155 ИМ1 однозарядный полный сумматор с дополнительной входной логикой, К155 ИМ2 – двухразрядный сумматор, К155 ИМ3 и К555 ИМ6 – четырехразрядные. К155 ИМ3 имеет внутреннюю схему ускорения переносов. Микросхемы К555 ИМ7 и К555 Ип9 используются совместно. Наибольшее применение находят микросхемы АЛУ и ускорения переносов.
Микросхема К155 ИП3 четырехразрядное скоростное АЛУ, может работать в двух режимах, выполнять 16 логических или 16 арифметических операций. Для максимального быстродействия при арифметической обработке данных имеется схема ускорения переносов. Логическая работа это выполнение побитовых операций над парой операндов. И поэтому АЛУ является универсальным логическим модулем на две переменные в каждом из 4-х независимых разрядов. Выполняется только две арифметические операции – сложение или вычитание с возможным добавлением или вычитанием 1. Вариации достигаются тем, что операндами могут выступать не только входные коды, но и их побитовые инверсии, дизъюнкции, конъюнкции.
<А3,…,А0> <В3,…,В0> - входы операндов.
неСn – инверсный вход переноса в младший разряд.
<S3,…,S0> - сигналы настройки на выполнении функции.
М – сигнал настройки на арифметический (М=0) или логический (М=1)тип функции.
<F3,…,F0> - выходы результата.
неСn+4 – инверсный выход переноса в старший разряд.
G и P – выходы генерации и распространение переноса.
К – выход компаратора с открытым коллектором.
Микросхема К155 ИП4 это схема ускорения переносов, обслуживает 4 корпуса АЛУ, способствуя одновременному формированию переносов на входах всех тетрад 16-рязрядного сумматора, начиная со второй. Все функции переносов формируются 2-уровневым схемами с задержкой 13нс относительно сигналов Gi Pi. Эти сигналы генерируются всеми тетрадами одновременно, т.к. зависят только от значений битов слагаемых. Формирование сигналов Р и G происходит с задержкой 12нс относительно момента поступления слагаемых. Другие задержки АЛУ – tF = 24нс, tcn+4 = 12нс. Если к моменту поступления сигнала неGn формирование сигналов G и P завершено, то tF уменьшается до 12нс. Время операции сложения в данном устройстве равно 37нс. Для 16-разряного АЛу с последовательными переносами между тетрдами tSП = 48нс. 32-разрядный сумматор строится из двух секций со связью по сигналу неС16, при этом
tS =62нс. Эффект ускорения увеличивается до 35%, tS снижается в 1,5 раза. Эффект от построения 64-разрядного АЛу составляет 40%, tS уменьшается в 1,7 раза. Но если в 64-разрядном варианте используются 4 секции, а переносы между ними организовать параллельно с помощью микросхемы ИП4 второй степени, то получается ускорение в 3 раза. Т.о. наибольший эффект от применения микросхем ИП4 достигается при попстроении многоступенчатых схем ускорения переносов многоразрядных АЛУ.
Дешифратор, устройство для расшифровки (декодирования) сообщения и перевода содержащейся в нём информации на язык (в код) воспринимающей системы. Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, т.е. позиционный код. В общем случае дешифратор имеет n входов и m выходов. Поступающая на входы деширатора информация преобразуется — дешифрируется, — и на соответствующем выходе (группе выходов) выделяется сигнал, указывающий признак (или содержание) входной информации. Любому сигналу или комбинации сигналов на входах дешифратора соответствует определённый сигнал или комбинация сигналов на его выходах.
Логика работы микросхемы такова: на входы данных микросхемы подается цифровой код. Некое трехразрядное двоичное число. D0 – младший разряд числа, D2 – старший. Как известно тремя разрядами можно записать восемь различных значений. То есть при помощи трех разрядов можно представить числа от 0 до 7. Каждому числу соответствует свой выход дешифратора. Дешифратор, имеющий четыре информационных входа, будет иметь, соответственно, восемь выходов. Дешифраторы, имеющие максимально возможное количество выходов при данном количестве входов называются полными дешифраторами.
Дешифраторов с более, чем тремя входами данных, выполненных в виде отдельных микросхем, практически не производят, так как они имели бы недопустимо большое количество выводов. Однако наличие входов выбора микросхемы позволяет каскадировать дешифраторы. Для построения такой схемы потребовался один дешифратор на два входа и четыре дешифратора на три входа.
Дешифраторы широко применяются в микропроцессорной технике. И главное их применение – это обеспечение возможности подключения нескольких регистров или ячеек памяти к одной шине данных.
В состав различных серий ТТЛ входит 7 типов микросхем дешифраторов. Они различаются по числу дешифраторов в корпусе, по числу адресных входов в каждом дешифраторе, по формату адресного кода. Например микросхема К155ИД3 .
Мультиплексор - это устройство, которое осуществляет выборку одного из нескольких входов и подключает его к своему выходу, в зависимости от состояния двоичного кода, переключатель сигналов, управляемый двоичным кодом и имеющий несколько входов и один выход. К выходу подключается тот вход, чей номер соответствует двоичному коду. Устройство, преобразующее параллельный код в последовательный. Функционально мультиплексор состоит из m элементов конъюнкции, выходы которых объединены дизъюнктивно с помощью элемента ИЛИ с m входами. На одни входы всех элементов конъюнкции подаются информационные сигналы, а другие входы этих элементов соединены с соответствующими выходами дешифратора с n входами.
В составе серий ТТЛ есть более 11 типов микросхем мультиплексоров. Эти схемы различаются по числу входных сигналов, наличием или отсутствием парафазного выхода или специальных входов разрешения. Выходы некоторых МС имеют три состояния для организации работы на общую шину. Микросхема К155 КП2 – это 2 четырехвходовых мультиплексор, имеющие общие входы адреса <А1,А0>. Разрядность передаваемого кода растет с увеличением числа используемых корпусов.
Дешифраторов с более, чем тремя входами данных, выполненных в виде отдельных микросхем, практически не производят, так как они имели бы недопустимо большое количество выводов. Однако наличие входов выбора микросхемы позволяет каскадировать дешифраторы. Для построения такой схемы потребовался один дешифратор на два входа и четыре дешифратора на три входа.