РАСЧЕТ АНАЛОГОВЫХ И ЦИФРОВЫХ ФИЛЬТРОВ

Назовем статическим такой вход логического устройства, который реагирует на уровни входного логического сигнала. Все рассмотренные ранее логические устройства имели только такие статические входы.

Назовем динамическим такой вход логического устройства, который реагирует на перепады входного логического сигнала.

Динамические входы в отличии от статических снабжают на принципиальных и функциональных схемах специальными указателями логического рабочего перепада. Соответствующее условное обозначение динамических входов имеет вид:

а) Рабочий перепад - положительный перепад (передний фронт положительного импульса)

б) Рабочий перепад - отрицательный перепад (задний фронт положительного импульса)

в) Рабочий перепад - любой перепад (любой фронт импульса)

Указатели динамических входов представляют собой стилизованное изображение фронтов логических перепадов и стрелок, указывающих на эти входы на следующей диаграмме:

////////////////////////////////////////////////

//43. RS триггер______________________________________

Часто требуется запомнить на неопределенное время значение логического сигнала. Такую функцию может выполнять ячейка памяти, построенная на логических элементах. Рассмотрим простейший вариант ячейки с входом S - запись единицы, записи нуля R и выходом Q.

Пусть ранее установленный сигнал ячейки Qⁿ не меняется, если входные сигналы R=S=0. Пусть также сигнал R=1 устанавливает новое значение выходного сигнала Qⁿ⁺¹=0, а сигнал S=1 - Qⁿ⁺¹=1. Сочетание сигналов R=S=1 в рассматриваемой ячейке должно быть запрещено, так как 0 и 1 одновременно не записывают. Тогда таблица истинности рассматриваемого устройства (таблица 1) имеет вид:

Заметим, что таблица 1 существенно отличается от рассматриваемых ранее таблиц истинности комбинационных устройств. Здесь выходной сигнал не имеет однозначной связи с входными сигналами.

При R=S=0 выходной сигнал Q может быть и 0 и 1 в зависимости от того, какой из них был установлен ранее.

Рассмотрим определение нового выходного сигнала Qⁿ⁺¹ ячейки памяти по установленному ранее Qⁿ значению этого сигнала и входными сигналами R и S с помощью некоторого комбинационного устройства. Составим таблицу истинности для Qⁿ⁺¹:

Найдем ДСНФ для переменной и преобразуем ее

(1)

Функциональная схема устройства, построенного по выражению (1) имеет вид:

////////////////////////////////////////////////

Практическая реализация этой схемы неизбежно связана с задержками распространения сигнала в логических элементах, поэтому новое значение сигнала Q=Qⁿ⁺¹ устанавливается на выходе не в моменты изменения входных сигналов R или S, а с некоторым запаздыванием. До этого же сигнал на выходе имеет старое, установленное ранее значение Qⁿ, поэтому нет необходимости специально выделять сигнал Qⁿ для подачи на вход. Достаточно просто соединить соответствующий вход схемы с ее выходом. В результате получится функциональная схема ячейки памяти, которая имеет вид:

////////////////////////////////////////////////

Этот триггер обычно изображают в симметричном виде:

////////////////////////////////////////////////

Рассмотренная ранее таблица 1 - таблица работы RS триггера. Соотношение (1), связывающее Qn+1 и Qn - называют характеристическим уравнением RS триггера. Обычно его приводят к еще более простой форме, учитывая, что одновременное появление истинных сигналов R и S запрещено, то есть R∙S=0:

(2)

Можно показать, что выходной сигнал элементов Пирса, составляющие триггер - взаимоинверсны, поэтому выход второго элемента триггера обозначают . На функциональных схемах RS триггер обозначают следующим образом:

////////////////////////////////////////////////

RS триггер может иметь два устойчивых внутренних состояния, одно из которых характеризуется выходным сигналом Q=0, а второе Q=1. В первом случае говорят, что триггер установлен в нулевое состояние ("установлен в нуль", "сброшен"). Во втором установлен в единичное состояние ("установлен в единицу", "установлен"). Если внутреннее состояние триггера изменяется, то говорят, что он переключился ("перебросился").

Имеется много разновидностей RS триггеров, но интегральной схемотехнике обычно используется триггер , собранный на элементах штрих Шеффера и имеющий инверсные входы. Его схему можно получить по уравнению (2):

Функциональная схема триггера на элементах Шеффера построенная по этому уравнению имеет вид:

Следует иметь в виду, что такой триггер управляется инверсными сигналами и .

На функциональных схемах такой триггер изображают следующим образом:

//44. Управление записью информации в триггерах________

Все триггеры делятся на две большие группы: асинхронные и синхронные. В асинхронных триггерах изменение их внутреннего состояния определяется только сигналами, поступающими на так называемые информационные входы. Примером асинхронного триггера является рассмотренный R-S триггер.

Во многих случаях более удобны синхронные триггеры. В таких триггерах состояние изменяется в зависимости от сигналов имеющихся на информационных входах, но только при условии подачи синхронизирующего сигнала на дополнительный управляющий вход. Такой управляющий вход часто называют тактовым. Тактовым называют и сигнал, который на этот вход подается. Введение тактирования не изменяет таблицу истинности и характеристическое уравнение триггера. Эти уравнения и таблицы одинаковы как для синхронных, так и для асинхронных триггеров.

Различают три разновидности синхронных триггеров:

- триггеры со статическим управлением записью;

- триггеры с динамическим управлением записью;

- двухступенчатые триггеры.

Статическое управление записью информации осуществляется применительно к R-S триггерам с помощью дополнительных схем И во входных цепях информационного сигнала. Построение триггера со статическим управлением записью иллюстрирует схема:

На функциональных схемах такой триггер изображают следующим образом:

Статическое управление триггером часто неудобно, так как при истинном значении триггер ведет себя как асинхронный. Поэтому такие триггеры стараются тактировать очень короткими импульсами, за время которых сигналы на их информационных входах измениться не могут.

При динамическом управлении записью, эта запись возможна только очень короткое время вблизи переднего или заднего фронта тактирующего импульса. Сама длительность импульса здесь роли не играет. На схемах триггеры с динамическим управлением записью изображают следующим образом:

а) триггер с динамическим управлением записью по переднему фронту;

б) триггер с динамическим управлением записью по заднему фронту;

Многие интегральные триггеры выполнены по двухступенчатой схеме (структура M-S). Такие триггеры содержат основной триггер М (Master) на который принимается внешняя информация и вспомогательный триггер S (Slave), осуществляющий только функции памяти. Приведем схему двухступенчатого триггера:

Уровень тактирующего сигнала C управляет здесь приемом информации в основной триггер и переписью ее во вспомогательный. Информация принимается в основной триггер при C=1 и переписывается во вспомогательный при C=0. Вспомогательный триггер будет переключаться по заднему фронту тактирующего импульса. Следует иметь в виду, что основной R-S триггер в системе M-S имеет статическое управление записью, то есть ведет себя при C=1, как асинхронный. Поэтому информация, переписываемая из основного триггера во вспомогательный по заднему фронту тактового импульса, может, вообще говоря, не соответствовать информации имеющейся в этот момент времени на входах триггера. На функциональных схемах двухступенчатый триггер отмечают двумя буквами "Т" в условном обозначении:

//45. J-K триггер______________________________________

J-K триггер - является дальнейшим развитием R-S триггеров. Его выходы J и K аналогичны выходам S и R соответственно. В отличии от R-S триггера J-K триггер не имеет запрещенных комбинаций входных сигналов. В случае J=K=1 состояние такого триггера меняется на противоположное. Таблица истинности J-K триггера имеет вид:

J	K	Qn+1
		Qn

Эта таблица в развернутой форме имеет вид:

Записывая по этой таблице ДСНФ, получаем характеристическое уравнение триггера:

В ТТЛ схемотехнике обычно используются синхронные варианты J-K триггеров с двухступенчатой структурой. Один из таких вариантов построенный на основе синхронного R-S триггера структуры M-S имеет вид:

Дополнительные элементы И на входах не сказываются здесь на нормальной работе синхронного R-S триггера во всех ситуациях кроме J=K=1. В этой ситуации элементы И формируют информационные сигналы R-S триггера следующим образом:

R=1, S=0 при Qⁿ=1;

R=0, S=1 при Qⁿ=0.

При этом обеспечивается инверсия старого состояния триггера Qⁿ по заднему фронту тактирующего импульса требуемое по логике работы J-K триггера.

На функциональных схемах такой триггер обозначают следующим образом:

Следует отметить, что микросхемы J-K триггеров обычно имеют дополнительные R-S входы для асинхронной установки в ноль и единицу. Очень часто используют несколько входов J и K, объединенных логической функцией И. Эти особенности отражены на следующем условном обозначении типового ТТЛ J-K триггера:

В КМОП сериях используют J-K триггеры с динамическим управлением записью. Они изображаются на схемах следующим образом:

//46. Счетный триггер__________________________________

Счетный или Т триггер получается из J-K триггера, для которого задано J=K=1, а входным сигналом триггера является тактовый сигнал C. Схема включения J-K триггера как счетного триггера имеет вид:

Характеристическое уравнение J-K триггера в этом случае принимает вид:

.

Каждый новый тактирующий импульс приводит к изменению состояния счетчика на противоположное. Временная диаграмма Т триггера имеет следующий характерный вид:

Легко видеть, что Т триггер делит частоту поступающих на него импульсов на два. На функциональных схемах счетный триггер обозначают следующим образом:

//47. D триггеры. Регистры памяти______________________

D триггеры имеют простейшее характеристическое уравнение вида:

Qⁿ⁺¹=D,

где D - входной информационный сигнал D триггера. Из этого уравнения видно, что асинхронный D триггер смысла не имеет, так как он будет просто повторять входной сигнал.

Синхронный D триггер, очевидно, записывает входной сигнал по тактовому импульсу и хранит его до следующего тактового импульса, когда информация в триггере обновляется. Работу синхронного D триггера иллюстрируют следующие временные диаграммы:

Из диаграмм видно, что такой триггер задерживает выходной сигнал. Время задержки не фиксировано и может составлять от нуля до периода тактового импульса. D триггер часто называют триггером задержки (Delay). В D триггерах могут быть использованы все три метода управления записью информации. Однако на практике обычно используют триггеры со статическим и динамическим управлением записью. D триггеры могут строиться на основе соответствующих синхронных R-S триггерах. Причем сигналы R и S получают из сигнала D с помощью инвертора. Функциональные схемы D триггеров могут иметь вид:

При построении D триггера со статическим управлением на элементах И-НЕ часто используют следующую схему:

D триггеры с динамическим управлением записью часто используют как счетные триггеры. Для этого достаточно соединить инверсный выход такого триггера со входом D, а на вход C подать входной сигнал триггера. Соответствующая схема имеет вид:

При таком включении и поэтому характеристическое уравнение D триггера превращается в характеристическое уравнение счетного триггера.

D триггеры широко используют в качестве регистров памяти, объединяя их в параллельные группы необходимой разрядности. Так, например, регистр памяти со статическим управлением, предназначенный для хранения четырехразрядных кодов, выполняют по схеме:

Такой регистр повторяет входное слово, если C=1 и запоминает (фиксирует) его, если C=0. Поэтому регистр со статическим управлением иногда называют “прозрачным фиксатором”.

Схема регистра с динамическим управлением или как иногда его называют “регистра D типа” имеет вид:

На функциональных схемах такие регистры памяти обозначают следующим образом:

Регистры памяти, обеспечивающие обмен параллельными двоичными кодами между микро ЭВМ и какими-либо внешними устройствами часто называют портами ввода/вывода. Микросхемы, выполняющие функции таких портов, часто можно перенастраивать с функции ввода на функцию вывода или наоборот.

//48. Дребезг контактов. Аппаратная защита от дребезга_

Большинство общетеоретических и прикладных курсов изучаемых в университете считают электрические контакты, входящие в состав коммутационной аппаратуры идеальными ключами. Такие ключи имеют нулевое контактное сопротивление в замкнутом состоянии и бесконечное в разомкнутом. Причем переход из замкнутого состояния в разомкнутое (или наоборот) происходит мгновенно.

Фактические показатели контактного сопротивления реальных контактов близки к показателям идеальной модели. Переход же от замкнутого состояния к разомкнутому в реальных контактах не только не мгновенен, а представляет собой серию быстрых чередований замкнутого и разомкнутого состояний. Частота таких переключений называемых дребезгом или звоном и их длительность определяются параметрами механического переходного процесса в контактной системе. Временные диаграммы контактного сопротивления идеального ключа и реального контакта имеют вид:

Время дребезга составляет для маломощных контактных систем (кнопки, слаботочные реле, герконы) порядка 10÷50 мс.

Дребезг, как правило, не нарушает работу инерционных электромеханических систем (например, релейно-контактных), однако непосредственная связь электрических контактов с практически безынерционными электрическими устройствами недопустима.

Эти устройства воспринимают и отрабатывают каждое из переключений контакта в зоне дребезга. Контакты коммутационной аппаратуры подключают к входам логических элементов с помощью схем подавления дребезга.

Чаще всего используется схема, построенная на R-S триггере с инверсными входами. Такая схема, управляемая электрической кнопкой, имеет вид:

Временные диаграммы работы схемы имеют следующий вид:

Схема работоспособна, если зоны дребезга на размыкающемся и замыкающемся контакте не пересекаются между собой во времени. Обычно это условие выполняется и на диаграмме оказывается возможным выделить 9 зон. Рассмотрим работу триггера в каждой из этих зон, используя его таблицу истинности:

запрещено→



‚

ƒ

„ по первому же

…

†

‡

ˆ по первому же

‰

Легко видеть, что сигнал Q дребезга уже не имеет. Промышленность выпускает специально для электронных устройств так называемые активные кнопки, в которых схема подавления дребезга встроена.

//49. Релейно-контактный R-S триггер___________________

Интересно рассмотреть широко используемую на практике релейно-контактную разновидность R-S триггера. Для этого, прежде всего, получим еще один вариант построения R-S триггера, использовав его характеристическое уравнение в виде:

. (1)

Комбинационное устройство, определяющее сигнал по сигналам , , будет очевидно иметь вид:

Триггер получается на основе изложенных ранее рассуждений о том, что выходной сигнал этой схемы имеет в первый момент времени после изменения старое значение . Соответствующая функциональная схема имеет вид:

Запишем для этой схемы так называемое структурное логическое уравнение, отражающее взаимодействие логических элементов. Для этого достаточно в характеристическом уравнении (1) положить:

;

(2)

Заменим в уравнении (2) заглавные буквы в обозначении переменных на строчные:

(3)

Реализуем уравнение (3) на релейно-контактной основе, полагая, что входными сигналами в схеме являются и s, представленные состояниями контактов кнопок BS1 и SB2 соответственно, а выходным сигналом переменная q, представленная состоянием контакта K.

Реализацию проведем в два этапа.

Сначала сформируем контактный двухполюсник M, состояние которого представлено логической переменной q. Очевидно, что схема такого двухполюсника имеет вид:

Видно, что в этой схеме один и тот же логический сигнал q представлен, как состоянием контакта K, так и состоянием всего двухполюсника M, то есть двухполюсник должен управлять входящим в него контактом. Такое управление обеспечиваем на втором этапе реализации, вводя в схему электромагнитное реле K замыкающим контакт K и источник питания. Схема принимает вид:

В исходном состоянии контактный двухполюсник M разомкнут, питание на катушку K не подается, его контакты разомкнуты, то есть

, , .

В этом состоянии схема может находиться сколь угодно долго. Кратковременное нажатие на кнопку SB2 “пуск” подает на катушку реле питающее напряжение, имеет место ситуация:

, , .

Реле втягивает, замыкая как свои силовые контакты, так и включенный параллельно кнопке SB2 блок-контакт K. После того как блок-контакт K замкнется, кнопку SB2 можно отпустить. Далее питание на катушку реле будет подаваться через собственный блок-контакт этого реле:

, , .

Говорят, что реле K “встало на самоблокировку”. В этом состоянии при наличии питающего напряжения схема может находиться сколь угодно долго. В этом состоянии замкнутые силовые контакты обычно подают питание на какую-либо нагрузку.

Если теперь кратковременно нажать кнопку SB1 “стоп”, двухполюсник M размыкается, реле K теряет питание и отпадает. Его контакты, в том числе блок- контакт, размыкаются, имеет место состояние:

, , .

Потеря питания сохраняется и при отпускании кнопки SB1 “стоп”. Схема возвращается в исходное состояние:

, , .

//50. Понятие о конечных автоматах_____________________

Последовательностным называют такое устройство, построенное на логических элементах, выходной сигнал которого, в данный момент времени, зависит не только от входных сигналов устройства в данный момент времени, но и от внутреннего состояния этого устройства. Последовательностные устройства называют также конечными автоматами.

Конечные автоматы отличаются от комбинационных устройств наличием памяти. Наиболее простыми элементарными конечными автоматами являются триггеры, имеющие всего два внутренних состояния. Более сложные конечные автоматы строятся из элементарных. Поэтому если N - число внутренних состояний автомата, а n - число триггеров входящих в этот автомат, то справедливо соотношение:

.

Внутреннее состояние конечного автомата удобно кодировать многоразрядными двоичными числами, каждый из битов которых соответствует состоянию (0 или 1) одного из триггеров, входящих в конечный автомат. Работу конечных автоматов описывают с помощью таблицы переходов, показывающей, как изменяется внутренне состояние автоматов под действием тех или иных входных сигналов. Иногда описывают работу автоматов с помощью направленных графов, вершинами которых являются состояния автоматов, а ветвями - переходы из одних состояний в другие под действием входных сигналов.

Построим для примера таблицу переходов для J-K триггера, обозначая входной сигнал двухзначным двоичным числом первый разряд которого - сигнал J, а нулевой - сигнал K.

Построим по этой таблице граф работы триггера:

Наиболее распространенными конечными автоматами являются сдвиговые регистры и счетчики.

//51. Сдвиговые регистры_______________________________

Сдвиговые регистры предназначены для сдвига записанных в них двоичных кодов влево или вправо. Эти регистры обычно строятся на триггерах типа J-K или D с динамическим управлением или двухступенчатых. Типовая схема четырехразрядного регистра сдвига имеет вид:

В общем случае регистр сдвига может иметь:

а) входы параллельной записи информации во все триггеры регистра D3…D0;

б) тактовый вход записи параллельного кода C2;

в) вход записи последовательного кода S;

г) тактовый вход записи последовательного кода и сдвига информации в регистре C1;

д) выходы всех триггеров регистра Q3…Q0.

В нашем случае регистр построен на D триггерах имеющих две независимые пары D и C входов. Для записи параллельных кодов используются пары входов со статическим управлением. При этом регистр ведет себя точно так же, как и рассмотренные ранее регистры памяти.

Для сдвигов кода в регистре используются пары входов с динамическим управлением. При этом по переднему фронту каждого из тактовых импульсов C1 логическое состояние каждого левого триггера переписывается в каждый правый. Исходный код при этом сдвигается на один разряд вправо. Бит, находящийся в триггере Q0 - теряется - выходит за пределы разрядной сетки регистра. Освободившийся при сдвиге бит в триггере Q3 заполняется значением сигнала на входе S в момент сдвига. Работу регистра сдвига в котором был записан четырехразрядный код abcd, где a,b,c,d={0,1}. Удобно пояснить с помощью графа:

Здесь S1…S4 - логическое состояние входа S в моменты подачи соответственно 1-го…4-го тактового импульса C1.

Рассмотрим логическое состояние триггера Q0. В те же самые моменты времени:

Q0₁=d;

Q0₂=c;

Q0₃=b;

Q0₄=a.

Легко видеть, что состояние триггера Q0 изменялось в соответствии со значениями битов исходного параллельного кода abcd начиная с младшего, то есть в регистре имеет место преобразование из параллельного кода в последовательный. В то же самое время в регистре может идти и обратное преобразование. Четыре разряда последовательного кода поступающие извне на вход S синфазно с тактовыми импульсами C1 превращаются после четырех таких импульсов в четырехразрядный параллельный код S₄S₃S₂S₁ записанный в триггеры регистра. Этот код может быть легко считан во внешнее устройство. На функциональных схемах регистр сдвига изображают следующим образом:

Стрелка (→)в условном обозначении регистра указывает на сдвиг вправо. В принципе могут использоваться регистры сдвига влево (←) и реверсивные (↔).

Иногда соединяют выход Q0 регистра с его входом S, при этом образуется так называемый кольцевой регистр. При сдвиге вправо в таком регистре бит младшего разряда не теряется, а занимает освободившееся место в старшем разряде кода. Граф работы кольцевого четырехразрядного регистра сдвига имеет вид:

Если однократно записать в такой регистр некоторый начальный код, то в дальнейшем под действием тактовых импульсов C1 состояние регистра будет меняться циклически, периодически повторяясь. При этом будет реализована функция счета числа входных импульсов. Таким образом оказывается, что кольцевой регистр есть один из вариантов счетчика.

//52. Счетчики_________________________________________

В общем случае счетчиком называют конечный автомат с одним входом C, соседние внутренние состояния которого кодируются комбинациями, соответствующими в выбранном коде последовательным целым числам. Число возможных внутренних состояний счетчика называемых иногда его емкостью или коэффициентом пересчета всегда ограничено. Поэтому в большинстве счетчиков организован так называемый счет по модулю, при котором полное заполнение емкости счетчика приводит к его автоматическому сбросу, то есть переходу в его исходное нулевое состояние. Граф работы счетчика по модулю представляет собой замкнутое кольцо внутренних состояний, например:

Этот граф реализуется в так называемом суммирующем счетчике. В таком счетчике каждый входной импульс прибавляет единицу к кодовой комбинации характеризующей текущее состояние счетчика. В принципе возможны и вычитающие счетчики. Граф работы такого счетчика имеет вид:

По конструктивному исполнению различают асинхронные и синхронные счетчики. В асинхронных счетчиках (в счетчиках с последовательным переносом) выходной сигнал триггера младшего разряда является одновременно входным сигналом триггера последующего старшего разряда. Асинхронный счетчик обычно выполняют на счетных триггерах либо на триггерах J-K или D работающих в режиме счетного триггера. Схема и временные диаграммы работы трехразрядного суммирующего асинхронного двоичного счетчика имеют вид:

Двоичные счетчики рассмотренной структуры выпускают в виде отдельных микросхем средней степени интеграции, триггеры которых дополняют цепью общего сброса. Например:

На функциональных схемах такой счетчик изображают следующим образом:

Метки, указанные у входов счетчика - есть веса соответствующих разрядов двоичного кода. Входы R1 и R2 могут служить для организации счетчика с требуемым числом внутренних состояний. Например, счетчик, выполненный по следующей схеме, имеет 12 внутренних состояний:

Эти 12 внутренних состояний соответствуют двоичным кодам 0000…1011. Если же достигается состояние 1100, счетчик самостоятельно без участия входных импульсов сбрасывается, то есть переходит в состояние 0000. В более сложных случаях необходимый коэффициент пересчета получают, организуя сброс счетчика с помощью дешифратора.

Последовательное включение счетных триггеров в асинхронных счетчиках приводит к постепенному нарастанию задержки переключения триггеров в старших разрядах счетчика относительно рабочего фронта тактового импульса. Это может быть причиной неправильной работы сброса при больших коэффициентах пересчета.

Указанный недостаток преодолен в синхронных счетчиках (счетчиках с параллельным или сквозным переносом). Такие счетчики собирают на синхронных J-K триггерах, причем тактовым сигналом всех триггеров счетчика является входной сигнал. Схема трехразрядного двоичного суммирующего синхронного счетчика имеет вид:

Все триггеры синхронного счетчика переключаются здесь одновременно по заднему фронту входных импульсов. Триггеры младших разрядов дают разрешение на переключение триггеров старших разрядов по входам J-K. В старших разрядах приходится использовать триггеры, имеющие несколько входов J и K, объединенные логической функцией И. Некоторые синхронные счетчики могут работать, как на суммирование, так и на вычитание. Такие счетчики называют реверсивными. Такие счетчики обычно имеют два счетных входа, помеченные как “+1”(суммирование) “-1”(вычитание). Граф работы трехразрядного реверсивного двоичного счетчика имеет вид:

На функциональных схемах такой счетчик обозначают следующим образом:

Кроме двоичных счетчиков в виде микросхем выпускают десятичные счетчики, которые работают в двоично-десятичном коде. Требуемый коэффициент пересчета обеспечивается в них дополнительными связями между триггерами. На схемах такие счетчики обозначают кодом “CT10”.

Счетчики по модулю могут использоваться не только для счета количества входных импульсов, но и для деления частоты входного сигнала на постоянное целое число равное коэффициенту пересчета счетчика. В режиме деления частоты выходные импульсы снимаются с триггера старшего разряда счетчика. Так рассмотренный ранее счетчик с двенадцатью внутренними состояниями делит частоту входного сигнала f₀ на 12.

//53. Мультиплексирование многоразрядной шины__________

В цифровой и особенно в микропроцессорной технике часто встает задача переключения (мультиплексирования) многоразрядной шины. При этом требуется подключать многоразрядную шину к входу одного из многих цифровых устройств - источников параллельного двоичного кода. Номер активного источника передающего на шину свою информацию задается при этом с помощью двоичного кода - адреса. Очевидно, что эту задачу можно решить, установив мультиплексоры в каждом из разрядов выходной шины. Так мы и поступили, рассматривая АЛУ. Однако, в общем случае при большой разрядности шины и многих источниках информации такое решение оказывается неэкономичным. Повышенные аппаратурные затраты связаны здесь с многократным дублированием одинаковых и параллельно включенных по входам дешифраторов входящих в состав мультиплексоров.

На практике задача решается с помощью особых модификаций цифровых устройств, имеющих выходы с тремя состояниями или открытым коллектором (Прим. ред.: не путать с общим коллектором!). На схемах такие выходы отмечают следующим образом:

Принципиальная схема, обеспечивающая мультиплексирование многоразрядной шины имеет вид:

Схема содержит ряд цифровых устройств ABC1…ABCN выдающих информацию на шину D3…D0, а также единственный дешифратор, преобразующий поступающий извне адрес активного устройства в набор сигналов выбора микросхем (кристаллов) … (Прим. ред.: CS - Chip Select).

В каждый момент времени здесь активно лишь одно устройство, которое переводится в активное состояние (выбирается) сигналом . Иногда говорят, что активное устройство “захватывает” шину. Остальные же устройства пассивны, то есть фактически отключены от выходов шины. Этот режим обеспечивается сигналами на их входах выбора. Современные микросхемы, предназначенные для работы в рассмотренной схеме, обычно имеют выходы с тремя состояниями. Эти микросхемы удобно рассматривать с помощью следующей модели использующей электромагнитное реле:

Основой устройства здесь является цифровой блок ABC выполняющий требуемые функции цифровой обработки, однако выходы этого блока выведены на выводы микросхемы не непосредственно, а через размыкающиеся контакты реле K.

Если микросхема выбрана ( ), контакты замкнуты и выходы с тремя состояниями являются обычными стандартными выходами логических элементов входящих в цифровой блок. В этом состоянии микросхема передает свой выходной код на шину.

Если же микросхема не выбрана ( ), контакты реле разомкнуты, то есть выходы цифрового блока просто отключены от выводов микросхемы и следовательно от выходной шины.

Это третье состояние в дополнение к двум обычным (логический ноль и логическая единица) часто называют высокоимпедансным (Прим. ред.: импеданс - полное входное сопротивление Z в теоретических основах электротехники). В реальных условиях функции реле K и его контактов, конечно, выполняют полупроводниковые структуры.

Вход выбора кристалла может обозначаться также как:

- Output Enable;

- Выбор Микросхемы;

- Выбор Кристалла.

Некоторые микросхемы могут иметь несколько входов выбора.

Выводы с открытым коллектором характерны для микросхем разработанных относительно давно. Тем не менее, такие микросхемы выпускаются и широко используются. Выходной каскад с открытым коллектором отличается от стандартного двухтактового выходного каскада ТТЛ элементов, отсутствием верхнего выходного транзистора и относящегося к нему элементов. Принципиальная схема выходного каскада в таком случае принимает вид:

По схеме видно, что слова “открытый коллектор” означают просто, что коллектор выходного транзистора никуда не подключен внутри микросхемы. Для нормальной работы выход с открытым коллектором должен быть соединен вне микросхемы с плюсом источника питания через резистор нагрузки R_н.

Цифровые устройства с открытым коллектором строятся с использованием элементов Шеффера по следующей схеме:

Такие цифровые устройства подключаются к многоразрядной шине точно так же, как и устройства с тремя состояниями выхода. Сами проводники шины должны быть подключены к плюсу источника питания через нагрузочные резисторы.

В этом случае оказывается, что выходные транзисторы всех пассивных устройств (для них ) закрыты независимо от выходных сигналов их цифровых блоков, то есть эти устройства отключаются от шины. Напротив, единственное активное устройство (для него ) передает на шину выходные сигналы своего цифрового блока, инвертированные в элементах Шеффера.

Элементы с тремя состояниями выхода и открытым коллектором не только вводят в состав сложных цифровых устройств, но и выпускают в виде отдельных многоразрядных микросхем. В частности выпускаются многоразрядные микросхемы повторителей и инверторов с тремя состояниями выхода и повышенной выходной мощностью. Такие микросхемы называют шинными формирователями. Они используются в тех случаях, когда нужно связать с многоразрядной шиной цифровые устройства, не имеющие выхода с тремя состояниями либо имеющие маломощные выходы. На функциональных схемах однонаправленный шинный формирователь изображают следующим образом:

//54. Логические элементы с открытым коллектором и их__ применение_____________________________________________

Выходы с открытым коллектором могут иметь не только сложные цифровые микросхемы, предназначенные для подключения к многоразрядной шине. Все ТТЛ и ТТЛШ серии микросхем имеют в своем составе и простейшие логические элементы (И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, исключающее ИЛИ) с открытым коллектором. Здесь имеются многочисленные варианты исполнения этих элементов по допустимому току и напряжению выходной цепи.

Такие элементы обычно используют для подключения к логическим схемам разного рода нестандартных нагрузок. Приведем примеры такого подключения.

Пример 1. Нагрузка - светодиод или сегмент светодиодного индикатора.

Светодиод светится, если . Резистор R - ограничивает ток через светодиод и выходной транзистор элемента на допустимом уровне.

Пример 2. Нагрузка - индикаторная лампа накаливания с номинальным напряжением 12В.

Лампа светится, если . Элемент с открытым коллектором должен выдерживать по выходной цепи напряжение 12В и пусковой ток холодной лампы.

Пример 3. Нагрузка - катушка электромагнитного реле с номинальным напряжением 12В.

Реле втянуто, если . Элемент с открытым коллектором должен выдерживать по выходной цепи напряжение 12В и ток, проходящий через холодную обмотку реле. Диод VD защищает логический элемент от пробоя выходного транзистора импульсом ЭДС самоиндукции, возникающим в обмотке реле при прерывании тока в этой обмотке.

Пример 4. Нагрузка - выходы КМОП логики с напряжением питания +15В.

В этой схеме , причем логические уровни переменной x соответствуют стандарту КМОП логики.

Пример 5. Управление мощным n-p-n транзистором.

Стандартные элементы ТТЛ и ТТЛШ использовать нельзя, так как они имеют очень малую нагрузочную способность при выходном сигнале “1”. Транзистор VT открыт, если .

Пример 6. Управление мощным выходным p-n-p транзистором.

Стандартные элементы ТТЛ и ТТЛШ нельзя использовать в этой схеме при напряжении питания больше чем 5В.

Транзистор VT открыт, если .

Пример 7. Значительная емкостная нагрузка.

Элементы ТТЛ и ТТЛШ имеют ограничения по емкостной нагрузке. Элементы с открытым коллектором таких ограничений не имеют.

Пример 8. Нагрузка - длинная линия в виде витой пары или коаксиального кабеля с волновым сопротивлением Z_c.

Элементы с открытым коллектором иногда используют и при реализации требуемых логических функций. В этих случаях они включаются по так называемой схеме “монтажное И”. Для этой схемы характерно соединение выходных контактов двух или нескольких элементов с открытым коллектором с одним общим резистором нагрузки.

Приведем примеры такой схемы с двумя повторителями логического сигнала:

Составим для этой схемы таблицу истинности, учитывая, что H-уровень на выходе возможен лишь в том случае, если закрыты выходные транзисторы в обоих элементах.

Полученная таблица показывает, что рассматриваемая схема выполняет функцию элемента И для входных сигналов a и b.

Монтажное И можно использовать не только для двух, но и для множества соединяемых друг с другом элементов. Для выделения переменных, участвующих в операции монтажное И в случае объединения \\\\\\\\\\\\\\\\\\\\\ не повторителей, следует при анализе условно выделить из состава этих элементов выходной повторитель. Например:

Следует помнить, что в исходной схеме отсутствуют доступные разработчику точки, в которых имеют место сигналы и .

Если же такие сигналы нужны, их придется формировать особо, с помощью логических элементов.

//55. Оперативные запоминающие устройства______________

Оперативные запоминающие устройства (ОЗУ) предназначены для временного хранения множества двоичных кодов. Также как и в ПЗУ коды, здесь хранятся в отдельных ячейках памяти к каждой из которых можно обратиться по адресу. Однако в отличие от ПЗУ, в ОЗУ обеспечивается не только чтение хранящейся информации, но и ее оперативное изменение в темпе вычислительного процесса. Следует иметь в виду, что ОЗУ обеспечивает хранение записываемой информации только во включенном состоянии. Отключение питания приведет к полной потере всей хранимой в ОЗУ информации.

Существует два класса ОЗУ - статические и динамические. Остановимся сначала на статических ОЗУ, которые обычно используют в микроконтроллерах.

Ячейки памяти статической ОЗУ можно рассматривать как регистр памяти с тремя состояниями выхода, дополненный простейшей логикой управления. Функциональная схема такой ячейки может иметь вид:

Ячейка имеет двунаправленные выводы D3…D0, по которым она либо принимает записываемый код в режиме записи, либо выдает этот код на выход в режиме чтения. Ячейка запоминает выходной код в регистре, если сигналы , а . Если же , , то ячейка выдает на выходы D3…D0 код, хранящийся в регистре. Как при записи, так и при чтении ячейка должна быть выбрана сигналами иначе процессы записи и чтения будут блокированы.

Обозначим рассмотренную ячейку памяти следующим образом:

Объединив множество таких ячеек и дешифратор адреса, легко построить статическое ОЗУ произвольной емкости. Его функциональная схема будет иметь вид:

Все ячейки данного ОЗУ одновременно получают сигналы , , сигнал выбора кристалла . Однако, активно, то есть обменивается информацией с двунаправленной шиной D3…D0 только та ячейка, адрес которой распознал дешифратор.

Направление обмена (запись/чтение) определяется сигналами и . На функциональных схемах многоразрядные ОЗУ обозначают следующим образом:

Статическое ОЗУ емкостью 256×4 бит.

Динамическое ОЗУ может быть построено по тем же принципам, что и статическое, отличаясь лишь построением самого нижнего уровня памяти D-триггера.

D-триггер динамической ОЗУ представляет собой конденсатор небольшой емкости C₀, управляемый электронным ключом на МОП-транзисторе с индуцированным каналом. Релейно-контактная модель такого триггера имеет вид:

Если тактовый сигнал истинен (С=1), то контакт К1 – замкнут и конденсатор С₀ либо заряжается либо разряжается до потенциала входа D. При ложном значении тактового сигнала (С=0) - конденсатор отключен от входа D и нагружен лишь на высокое входное сопротивление МОП-повторителя. Элементы схемы выбираются таким образом, чтобы постоянная времени разряда конденсатора была достаточно велика. Обычно удается надежно запоминать логический сигнал в таком D-триггере на время порядка нескольких миллисекунд (типовое время 2мс). При большем времени хранения требуется периодически восстанавливать первоначальное напряжение на конденсаторах. Этот процесс называют регенерацией.

В простейшем случае для регенерации достаточно просто считать информацию из ячейки и вновь записать ее на прежнее место.

Динамические ОЗУ более просты и технологичны по сравнению со статическими. При одинаковых размерах кристалла динамические ОЗУ имеют большую информационную емкость. Однако их применение требует введения в блоки памяти специальные блоки регенерации. Поэтому преимущества динамической ОЗУ проявляются лишь при информационной емкости блока оперативной памяти более 32 КБ. Существуют динамические ОЗУ в которые встроены блоки регенерации. Такие ОЗУ называют квазистатическими.

//56. Понятие о цифроаналоговых преобразователях_______

//57. Понятие об аналого-цифровых преобразователях_____

//58. Устройства выборки-хранения______________________

РАСЧЕТ АНАЛОГОВЫХ И ЦИФРОВЫХ ФИЛЬТРОВ

Учебно-методическое пособие

Шахты