Для ускорения умножения разработан ряд алгоритмов, большой вклад в эти разработки внес Э. Бут (Е. Boot). Рассмотрим процесс умножения по так называемому модифицированному алгоритму Бута (умножение сразу на два разряда).
Разработке матричных умножителей уделяют внимание многие фирмы. В отечественных сериях МИС/СИС имеются умножители малой размерности (2 ´ 2, 4 ´ 4, 4 ´ 2 и др.). В сериях БИС размерности умножителей значительно больше. В серии 1802, например, имеются умножители 8 ´ 8, 12 ´ 12, 16 ´ 16 (ВРЗ, ВР4 и ВР5 соответственно). В схемотехнике ЭСЛ выполнен умножитель 1800ВР1 (8 ´ 8 за 17 нс). Зарубежные фирмы разработали умножители (фирмы BIT, Hitachi и др.) размерностями 16 ´ 16 и более с временами умножения 3...5 нс. Несколько лет назад предприятие "Интеграл" (г. Минск) выпустило умножитель КА1843ВР1 размерностью 32 ´ 32 со временем умножения 250 нс в корпусе с 172 выводами.
Триггеры — элементарные автоматы, содержащие собственно элемент памяти (фиксатор) и схему управления. Фиксатор строится на двух инверторах, связанных друг с другом "накрест", так что выход одного соединен с входом другого. Такое соединение дает цепь с двумя устойчивыми состояниями (рис. З.1.).
Действительно, если на выходе инвертора 1 имеется логический ноль, то он обеспечивает на выходе инвертора 2 логическую единицу, благодаря которой сам и существует. То же согласование сигналов имеет место и для второго состояния, когда инвертор 1 находится в единице, а инвертор 2 — в нуле. Любое из двух состояний может существовать неограниченно долго.
Чтобы управлять фиксатором, нужно иметь в логических элементах дополнительные входы, превращающие инверторы в элементы И-НЕ либо ИЛИ-НЕ. На входы управления поступают внешние установочные сигналы.
Установочные сигналы показаны на рис. 3.1 штриховыми линиями. Буквой R латинского алфавита (от Reset) обозначен сигнал установки триггера в ноль (сброса), а буквой S (от Set) — сигнал установки в состояние логической единицы (установки). Состояние триггера считывается по значению прямого выхода, обозначаемого как Q. Чаще всего триггер имеет и второй выход с инверсным сигналом Q. Для фиксатора на элементах ИЛИ-НЕ установочным сигналом является единичный, поскольку только он приводит логический элемент в нулевое состояние независимо от сигналов на других входах элемента. Для фиксатора на элементах И-НЕ установочным сигналом является нулевой, как обладающий тем же свойством однозначно задавать состояние элемента независимо от состояний других входов.
Триггер типа RS имеет два входа — установки в единицу (S) и установки в ноль (R).
Одновременная подача сигналов установки S и сброса R не допускается (эта комбинация сигналов называется запрещенной).
Триггер типа D (от слова Delay — задержка) имеет один вход. Его состояние повторяет входной сигнал, но с задержкой, определяемой тактовым сигналом.
Триггер типа Т изменяет свое состояние каждый раз при поступлении входного сигнала. Имеет один вход, называется триггером со счетным входом или счетным триггером.
Триггер типа JK универсален, имеет входы установки (J) и сброса (К), подобные входам триггера RS. В отличие от последнего, допускает ситуацию с одновременной подачей сигналов на оба эти входа (J = К = 1). В этом режиме работает как счетный триггер относительно третьего (тактового) входа.
В комбинированных триггерах совмещаются несколько режимов. Например, триггер типа RST — счетный триггер, имеющий также входы установки и сброса.
Примером триггера со сложной входной логикой служит JK-триггер с группами входов J1J2J3 и К1К2К3, соединенными операцией конъюнкции:
По способу записи информации различают асинхронные (нетактируемые) и синхронные (тактируемые) триггеры. В нетактируемых переход в новое состояние вызывается непосредственно изменениями входных информационных сигналов. В тактируемых, имеющих специальный вход, переход происходит только при подаче на этот вход тактовых сигналов. Тактовые сигналы называют также синхронизирующими, исполнительными, командными и т. д.
Обозначаются они буквой С (от слова Clock). По способу восприятия тактовых сигналов триггеры делятся на управляемые уровнем и управляемые фронтом. Управление уровнем означает, что при одном уровне тактового сигнала триггер воспринимает входные сигналы и реагирует на них, а при другом не воспринимает и остается в неизменном состоянии.
При управлении фронтом разрешение на переключение дается только в момент перепада тактового сигнала (на его фронте или спаде). В остальное время независимо от уровня тактового сигнала триггер не воспринимает входные сигналы и остается в неизменном состоянии. Триггеры, управляемые фронтом, называют также триггерами с динамическим управлением.
Динамический вход может быть прямым или инверсным. Прямое динамическое управление означает разрешение на переключение при изменении тактового сигнала с нулевого значения на единичное, инверсное — при изменении тактового сигнала с единичного значения на нулевое.
12. Дайте определение регистров и регистровых файлов. Перечислите типы регистров. Опишите работу схемы статического регистра и регистрового файла.
Регистры — самые распространенные узлы цифровых устройств. Они оперируют с множеством связанных переменных, составляющих слово. Над словами выполняется ряд операций: прием, выдача, хранение, сдвиг в разрядной сетке, поразрядные логические операции.
Регистры состоят из разрядных схем, в которых имеются триггеры и, чаще всего, также и логические элементы.
По количеству линий передачи переменных регистры делятся на однофазные и парафазные, по системе синхронизации на однотактные, двухтактные и многотактные. Однако главным классификационным признаком является способ приема и выдачи данных. По этому признаку различают параллельные (статические) регистры, последовательные (сдвигающие) и параллельно-последовательные.
В параллельных регистрах прием и выдача слов производятся по всем разрядам одновременно. В них хранятся слова, которые могут быть подвергнуты поразрядным логическим преобразованиям.
В последовательных регистрах слова принимаются и выдаются разряд за разрядом. Их называют сдвигающими, т. к. тактирующие сигналы при вводе и выводе слов перемещают их в разрядной сетке. Сдвигающий регистр может быть нереверсивным (с однонаправленным сдвигом) или,реверсивным (с возможностью сдвига в обоих направлениях).
Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса R и выходы с третьим состоянием, управляемые сигналом EZ, показан на рис. 3.37.
Из статических регистров составляются блоки регистровой памяти — регистровые файлы. В микросхеме типа ИР26 (серии КР1533, К555 и др.) можно хранить 4 четырехразрядных слова с возможностью независимой и одновременной записи одного слова и чтения другого. Информационные входы регистров соединены параллельно (рис. 3.38). Входы адресов записи WA и WB (от Write) дают четыре комбинации, каждая из которых разрешает "защелкнуть" данные, присутствующие в настоящее время на выводах Di_4. Содержимое файла (регистра) вызывается на выходы блока Qi_4 с помощью дешифратора считывания (адресных входов мультиплексора) адресами RA и RB (от английского Read). Таких адресов четыре. Если на входе разрешения записи WE (Write Enable) действует активный низкий уровень, то данные поступают в соответствующий регистр, при высоком уровне WE входы для данных и адресов запрещены. Выходные данные выдаются в прямом коде.
Размерность регистровой памяти можно наращивать, составляя из нескольких ИС блок памяти. При наращивании числа хранимых слов выходы отдельных ИС с тремя состояниями соединяются в одной точке. Допускается соединять непосредственно до 128 выходов, что дает 512 хранимых слов.
13. Объясните назначение схем – преобразователей кодов. Опишите работу устройства преобразования параллельного кода в последовательный.
Регистры, имеющие разнотипные вход и выход, служат основными блоками преобразователей параллельных кодов в последовательные и обратно.
На рис. 3.42
показана схема преобразователя параллельного кода в последовательный на основе восьмиразрядного регистра типа SI/PI/SO. В этой схеме отрицательный стартовый импульс St, задающий уровень логического нуля на верхнем входе элемента 1, создает единичный сигнал параллельного приема данных на вход L (Load — загрузка), по которому в разряды 1...7 регистра загружается преобразуемое слово Di_7, а в нулевой разряд — константа 0. На последовательный вход DSR подана константа 1.
Таким образом, после загрузки в регистре формируется слово 0D1D2...D7. Тактовые импульсы, поступающие на вход С, вызывают сдвиги слова вправо (для условного обозначения это соответствует сдвигу вниз). Сдвиги выводят слово в последовательной форме через выход Q7. Вслед за информационными разрядами идет ноль (константа "О"), после которого цепочка единиц. Пока ноль не выведен из регистра, на выходе элемента 2 действует единичный сигнал. После вывода нуля все входы элемента 2 становятся единичными, его выход приобретает нулевое значение и через элемент 1 формирует сигнал автоматической загрузки следующего слова, после чего цикл преобразования повторяется.
14. Объясните назначение счётчиков, приведите их классификацию. Опишите структуру и принцип работы двоичного счётчика. Опишите работу счётчика с групповой структурой.
К счетчикам относят автоматы, которые под действием входных импульсов переходят из одного состояния в другое, фиксируя тем самым число поступивших на их вход импульсов в том или ином коде.
Специфичной для счетчиков операцией является изменение их содержимого на единицу (может быть и условную). Прибавление такой единицы соответствует операции инкрементации, вычитание — операции декрементации. Обычно счетчиками выполняются также и другие операции — сброс, установка, параллельная загрузка и др.
Счетчик характеризуется модулем счета М (емкостью). Модуль определяет число возможных состояний счетчика. После поступления на счетчик М входных сигналов начинается новый цикл, повторяющий предыдущий.
Классификация счетчиков
По способу кодирования внутренних состояний различают двоичные счетчики, счетчики Джонсона, счетчики с кодом из N" и др.
По направлению счета счетчики делятся на суммирующие (прямого счета), вычитающие (обратного счета) и реверсивные (с изменением направления счета).
По принадлежности к тому или иному классу автоматов говорят о синхронных или асинхронных счетчиках (более подробную классификацию по этому признаку не затрагиваем, учитывая реальный состав микросхем счетчиков). Счетчики строятся из разрядных схем, имеющих межразрядные связи. Соответственно организации этих связей различают счетчики с последовательным, параллельным и комбинированными переносами.
Возможные режимы работы счетчика:
□ регистрация числа поступивших на счетчик сигналов;
□ деление частоты.
В первом режиме результат — содержимое счетчика, во втором режиме выходными сигналами являются импульсы переполнения счетчика.
Быстродействие счетчика характеризуется временем установления в нем нового состояния (первый режим), а также максимальной частотой входных сигналов fmax.
Как и любой автомат, счетчик можно строить на триггерах любого типа, однако удобнее всего использовать для этого триггеры типа Т (счетные) и JK, имеющие при J = К = 1 счетный режим.
Состояние счетчика читается по выходам разрядных схем как слово Qn-1,Qn-2…Q0 входные сигналы поступают на младший разряд счетчика.
Двоичным счетчиком назовем счетчик, имеющий модуль М = 2", где n - целое число, и естественную последовательность кодов состояний (его состояния отображаются последовательностью двоичных чисел, десятичными эквивалентами которых будут числа 0, 1, 2, 3,..., М-1).
Полученные структуры относятся к асинхронным счетчикам, т. к. в них каждый триггер переключается выходным сигналом предыдущего, и эти переключения происходят не одновременно. Переключение одного триггера за другим есть ничто иное, как распространение переноса по разрядам числа при изменении содержимого счетчика. В худшем случае перенос распространяется по всей разрядной сетке от младшего разряда к старшему, т. е. для установления нового состояния должны переключиться последовательно все триггеры. Отсюда видно, что время установления кода в асинхронном счетчике составит величину tycт <= ntтг. Другим названием асинхронного счетчика является название "последовательный счетчик".
Счетчики с групповой структурой
В связи с ограничениями на построение параллельных счетчиков большой
разрядности широкое распространение получили счетчики с групповой
структурой, в которых счетчик разбивается на группы, связанные цепями
межгруппового переноса (рис. 3.46, а). При единичном состоянии всех
триггеров группы приход очередного входного сигнала создаст перенос из
этой группы. Эта ситуация подготавливает межгрупповой конъюнктор к
прямому пропусканию входного сигнала на следующую группу. В наихуд-
шем для быстродействия случае, когда перенос проходит через все группы и
поступает на вход последней, где £ — число групп; t^ — время установления кода в группе.
15. Перечислите основные структуры запоминающих устройств. Опишите устройство структуры 2DM.
Запоминающие устройства (ЗУ) служат для хранения информации и обмена ею с другими ЦУ. Микросхемы памяти в общем объеме выпуска ИС занимают около 40% и играют важнейшую роль во многих системах различного назначения. Микросхемы и системы памяти постоянно совершенствуются как в области схемотехнологии, так и в области развития новых архитектур.
В настоящее время созданы и используются десятки различных типов ЗУ. Важнейшие параметры ЗУ находятся в противоречии. Так, например, большая информационная емкость не сочетается с высоким быстродействием, а быстродействие в свою очередь не сочетается с низкой стоимостью. Поэтому системам памяти свойственна многоступенчатая иерархическая структура, и в зависимости от роли того или иного ЗУ его реализация может быть существенно различной.
В наиболее развитой иерархии памяти ЭВМ можно выделить следующие уровни:
- регистровые ЗУ, находящиеся в составе процессора или других устройств (т. е. внутренние для этих блоков), благодаря которым уменьшается число обращений к другим уровням памяти, реализованным вне процессора и требующим большего времени для операций обмена информацией;
- кэш-память, служащая для хранения копий информации, используемой в текущих операциях обмена. Высокое быстродействие кэш-памяти повы- шает производительность ЭВМ;
- основная память (оперативная, постоянная, полупостоянная), работающая в режиме непосредственного обмена с процессором и по возможности согласованная с ним по быстродействию. Исполняемый в текущий момент фрагмент программы обязательно находится в основной памяти;
- специализированные виды памяти, характерные для некоторых специфических архитектур (многопортовые, ассоциативные, видеопамять и др.);
- внешняя память, хранящая большие объемы информации. Эта память обычно реализуется на основе устройств с подвижным носителем информации (магнитные и оптические диски, магнитные ленты и др.).
Структура 2DM
ЗУ типа ROM (рис. 4.5, а) структуры 2DM для матрицы запоминающих элементов с адресацией от дешифратора DCx имеет как бы характер структуры 2D: возбужденный выход дешифратора выбирает целую строку. Однако в отличие от структуры 2D, длина строки не равна разрядности хранимых слов, а многократно ее превышает. При этом число строк матрицы уменьшается и, соответственно, уменьшается число выходов дешифратора. Для выбора одной из строк служат не все разряды адресного кода, а их часть An-1... Aк.
Остальные разряды адреса (от Aк-1 до A0) используются, чтобы выбрать необходимое слово из того множества слов, которое содержится в строке. Это выполняется с помощью мультиплексоров, на адресные входы которых подаются коды Ak-1... Ao. Длина строки равна m2^k, где m — разрядность хранимых слов. Из каждого "отрезка" строки длиной 2^к мультиплексор выбирает один бит. На выходах мультиплексоров формируется выходное слово. По разрешению сигнала CS, поступающего на входы ОЕ управляемых буферов с тремя состояниями, выходное слово передается на внешнюю шину.
На рис. 4.5, б в более общем виде структура 2DM показана для ЗУ типа RAM с операциями чтения и записи. Из матрицы М по-прежнему считывается "длинная" строка.
Данные в нужный отрезок этой строки записываются (или считываются из нее) управляемыми буферами данных BD, воспринимающими выходные сигналы второго дешифратора DCy, и выполняющими не только функции мультиплексирования, но и функции изменения направления передачи данных под воздействием сигнала R/W.
16. Дайте определение интерфейса микропроцессорных систем. Объясните в чем заключается функциональная, электрическая и механическая совместимость.
Интерфейс – совокупность средств, обеспечивающих совместимость модулей или иных блоков.
С задачей обмена информацией между модулями МПС или другими блоками связано понятие стандартного интерфейса, т. е. совокупности средств, обеспечивающих совместимость модулей или иных блоков.
Аспектами стандартизации интерфейса являются функциональная, электрическая и механическая совместимости.
Функциональная совместимость модулей требует выработки определенных управляющих сигналов, генерируемых обменивающимися модулями, имеющих заданное смысловое значение и временное положение.
Электрическая совместимость обеспечивается определенными уровнями сигналов, их мощностями и т. п.
Механическая совместимость предполагает применение определенных типов и размеров конструкций, соединителей и т. д.
Соответственно сказанному, к основным элементам интерфейса относят протокол обмена (совокупность правил, регламентирующих способ выполнения заданных функций), аппаратную часть (физическую реализацию устройств) и программное обеспечение.
Интерфейсы имеют развитую классификацию по признакам конфигурации цепей связи между объектами (магистральные, радиальные интерфейсы и др.), способу передачи информации (параллельные, последовательные и др.), режиму передачи данных (дуплексный, полудуплексный и симплексный), способу обмена (асинхронные и синхронные).
На характер интерфейса существенно влияет область его применения, согласно областям применения выделяют несколько классов интерфейсов. Интерфейс межмодульного обмена в микропроцессорных системах, с которым связаны рассматриваемые в этой главе БИС, называют системным (внутренним).
Интерфейс (шина) Microbus
Интерфейс Microbus был разработан в конце 70-х годов для построения систем на основе 8-разрядных микропроцессоров Intel 8080, Motorola 6800 и др.
Он является системным, однопроцессорным, магистральным, параллельным, асинхронным интерфейсом с полудуплексной (двусторонней поочередной) передачей данных. Интерфейс получил широкое распространение при объединении в систему не более 10 подключаемых к магистрали ИС, расположенных в непосредственной близости друг от друга. Для этого интерфейса разработан ряд интерфейсных БИС (комплектов К580, К589 и др.).
В функциональном аспекте интерфейс задается набором линий (сигналов), обеспечивающих обмен информацией между модулями, и временными параметрами (длительностями сигналов и их взаимным расположением во времени).
Интерфейс Microbus имеет 36 линий, в числе которых 16-разрядная шина адреса, 8-разрядная шина данных и следующие линии для управляющих сигналов.
В интерфейсе адресные пространства памяти и ВУ разделены, выполняются протоколы адресного (программного) обмена, обмена по прерываниям и прямого доступа к памяти.
Интерфейс И-41
Позднее был разработан интерфейс фирмы Intel Multibus и на его основе отечественный интерфейс И-41. Этот интерфейс является многомашинным, системным, магистральным, параллельным, полудуплексным. Допускается использование 8- и 16-разрядных модулей, один из которых (активный) играет роль задатчика, другой (пассивный) — исполнителя. При запросах управления магистралью одновременно от нескольких задатчиков решается задача арбитража. В состав линий входят 25-разрядная шина адреса (одна из ее линий передает признак двухбайтной передачи), 16-разрядная шина данных и две линии контроля каждого байта на четность, 8-разрядная шина управления адресным (программным) обменом, 9-разрядная шина прерываний, 7-разрядная шина управления интерфейсом, 10-разрядная вспомогательная шина и шина источников питания. На интерфейсе И-41 заданы протоколы:
- адресного обмена (с возможным запретом обращения);
- арбитража запросов задатчиков на управление магистралью и смены задатчика;
- обработки прерываний;
- аварии в системе электропитания.
17. Объясните назначение шинных формирователей. Опишите схему и режимы работы шинного формирователя К580ВА86.
Шинные формирователи (ШФ), называемые также приемопередатчиками, шинными драйверами или магистральными вентиль-буферами, включаются между источником информации и шиной. Они усиливают сигналы по мощности при работе на шину, отключают источник информации от шины, когда он не участвует в обмене, формируют при необходимости требуемые уровни сигналов логической 1 или 0. Двунаправленные ШФ позволяют в зависимости от сигнала управления передавать сигналы в шину или, напротив, принимать их с шины и передавать приемнику данных.
В серии КР580 имеются ШФ ВА86 и ШФИ ВА87 — аналоги микросхем 8286 и 8287, схема первого показана на рис. 6.1, а.
Шина А (линии А0-7) принимает данные от МП или передает их ему, шина В (линии Во-7) связана с магистралью, на которую передает информацию или с которой принимает ее. Сигнал ОЕ переводит выходы усилителей в третье состояние (при его высоком уровне), либо разрешает их работу (при низком уровне). При разрешении работы направление передачи зависит от сигнала Т (Transmit). Функционирование ШФ подчиняется условиям, указанным в табл. 6.1.
18. Объясните назначение буферных регистров. Опишите схему буферного регистра К580НР82 и принцип его работы.
Буферные регистры
Буферные регистры служат для подключения к магистрали внешнего устройства. В отличие от ШФ, буферные регистры способны хранить данные. Благодаря этому они могут выполнять временную буферизацию данных, что составляет важнейшую функцию портов. Буферные каскады с тремя состояниями на выходах регистра обеспечивают портам возможность отключения от магистрали под действием управляющих сигналов, а также необходимую нагрузочную способность.
Через порты ввода данные от ВУ поступают в магистраль, а через порты вывода данные с магистрали передаются тому или иному модулю. Порты ввода-вывода могут выполнять обе указанные операции.
В МП К К580 имеются восьмиразрядные буферные регистры ИР82 и ИР83 (инвертирующий) — аналоги зарубежных ИС Intel 8282 и 8283. Буферный регистр ИР82 (рис. 6.2, а) принимает данные по шине А (линии А0-7) в регистр. Сигнал ОЕ низким уровнем разрешает работу вентиль-буферов и тем самым передает содержимое регистра на выходную шину, высоким уровнем переводит выходы вентиль-буферов в состояние "отключено". Прием данных в регистр разрешается сигналом строба STB.
19. Объясните назначение параллельных периферийных адаптеров. Опишите структуру, таблицу функционирования и режимы работы параллельного периферийного адаптера.
20. Объясните назначение программируемых связных адаптеров. Опишите структуру программируемого связного адаптера и структуру трактов передачи данных.
При увеличении расстояний, на которые передаются данные, параллельные связи становятся неприемлемо сложными и дорогими. В этом случае применяют преобразование параллельных данных в последовательные для их передачи по одной сигнальной линии. Кроме того, многие ВУ оперируют с последовательными кодами и для взаимодействия с процессором нуждаются в преобразовании данных из параллельной формы в последовательную и наоборот. Последовательные передачи используются также при применении обычных телефонных сетей для связи удаленных объектов, что широко распространено в практике.
Тракт передачи последовательных данных в общем случае включает в себя источник и приемник данных, программируемые связные адаптеры (ПСА) и модемы (рис. 6.8, а). Такой тракт соответствует взаимодействию процессора с ВУ, оперирующими параллельными кодами, но находящимися на большом расстоянии от процессора.
ПСА преобразуют данные из параллельной формы в последовательную или наоборот и выполняют также некоторые другие функции.
Модемы (модуляторы-демодуляторы) преобразуют двоичные импульсные сигналы (последовательности нулей и единиц) в некоторый аналоговый модулированный сигнал, приспособленный к передаче по узкополосным телефонным линиям. Узкополосность телефонных линий (полоса пропускания около 3 кГц) ограничивает их бодовую скорость.
В бодах измеряют число состояний канала в секунду. Количество изменений состояний канала в секунду из-за узкополосности линии невелико, и если состояния будут соответствовать просто двоичным цифрам ноль и единица, битовая скорость передачи, измеряемая в битах/с, будет мала. С помощью разных видов модуляции (фазовой, частотной, амплитудной) и их сочетаний получают сигнал, в котором один бодовый интервал содержит как бы несколько бит, так что битовая скорость в несколько раз выше бодовой. При обмене последовательными данными передается, как правило, символьная информация (буквы, цифры и другие знаки). Символы кодируются группой битов, число которых обычно лежит в пределах от 5 до 8. Если разрядность группы 5, то непосредственно можно отображать до 32 различных символов.
Международное признание получил американский стандартный код обмена информацией ASCII (American Standard Code for Information Interchange), в котором символы кодируются 7 двоичными разрядами. Этот код позволяет передавать цифры, прописные и строчные буквы латинского алфавита, целый ряд других символов (всего 96 символов, т. к. 32 кодовые комбинации выделены для представления команд обмена). На основе этого кода построен отечественный код КОИ-7 (код обмена информацией семиразрядный). Применяется также восьмиразрядный код ДКОИ-8.
Система передачи может быть симплексной, полудуплексной или дуплексной. В первом случае данные передаются только в одну сторону, во втором — в обе, но с разделением во времени, в третьем — в обоих направлениях одновременно.
Протоколы последовательного обмена задают два его вида: асинхронный и синхронный. При асинхронном обмене символы передаются по мере их готовности. Интервал между символами может быть различным, хотя интервалы между битами в одном символе фиксированы. При отсутствии готовых данных линия простаивает.
При синхронной передаче символы следуют один за другим слитно, поэтому можно говорить о передаче массива символов — текста. Если очередной символ не готов, передача не останавливается, передатчик посылает в линию специальные символы синхронизации, до тех пор пока не сможет передать следующий символ данных. Синхронный обмен повышает скорость передачи данных.
При асинхронных передачах посылка (кадр), т. е. группа битов, отображающих символ, имеет следующий формат: начало посылки отмечается нулевым старт-битом, за ним следуют 5...8 информационных (младшим разрядом вперед), затем идет необязательный бит контроля по модулю 2 (бит четности/нечетности) и заканчивается посылка 1; 1,5 или 2 единичными стоп-битами.
21. Объясните назначение программируемых контроллеров прерываний. Приведите классификацию видов прерываний. Опишите структуру программируемого контроллера прерываний.
При работе микропроцессорной системы в ней или внешней среде происходят события, требующие немедленной реакции, что обеспечивается прерыванием выполняемых программ и переходом к обслуживанию запросов прерывания. Типы и характер запросов прерывания освещены в § 5.3.
Аппаратно прерывания обслуживаются специализированными ИС, простейшими из которых являются блоки приоритетного прерывания (Intel 8214, К589ИК14 и др.)- Эти блоки решают несложные задачи обработки нескольких векторных прерываний при фиксированных приоритетах запросов.
Более сложные задачи решаются программируемыми контроллерами прерываний (ПКП), в частности ИС Intel 8259A, К1810ВН59.
Система прерываний должна выдать команду перехода к той подпрограмме обслуживания, которая соответствует признанному запросу.
22. Перечислите основные структуры запоминающих устройств. Опишите устройство структур 2D, 3D.
Структура 2D
В структуре 2D (рис. 4.3) запоминающие элементы ЗЭ организованы в прямоугольную матрицу размерностью М = k x m, где М — информационная емкость памяти в битах; к — число хранимых слов; m — их разрядность.
Дешифратор адресного кода DC при наличии разрешающего сигнала CS (Chip Select — сигнала выбора микросхемы) активизирует одну из выходных линий, разрешая одновременный доступ ко всем элементам выбранной строки, хранящей слово, адрес которого соответствует номеру строки. Элементы одного столбца соединены вертикальной линией — внутренней линией данных (разрядной линией, линией записи/считывания). Элементы столбца хранят одноименные биты всех слов. Направление обмена определяется усилителями чтения/записи под воздействием сигнала R/W (Read — чтение, Write — запись).Структура типа 2D применяется лишь в ЗУ малой информационной емкости, т. к. при росте емкости проявляется несколько ее недостатков, наиболее очевидным из которых является чрезмерное усложнение дешифратора адреса (число выходов дешифратора равно числу хранимых слов).
Структура 3D
Структура 3D позволяет резко упростить дешифраторы адреса с помощью двухкоординатной выборки запоминающих элементов. Принцип двухкоординатной выборки поясняется (рис. 4.4, а) на примере ЗУ типа ROM, реализующего только операции чтения данных.
Здесь код адреса разрядностью п делится на две половины, каждая из которых декодируется отдельно. Выбирается запоминающий элемент, находящийся на пересечении активных линий выходов обоих дешифраторов. Таких пересечений будет как раз
что гораздо меньше, чем 2" при реальных значениях п. Уже для ЗУ небольшой емкости видна эта существенная разница: для структуры 2D при хранении 1К слов потребовался бы дешифратор с 1024 выходами, тогда как для структуры типа 3D нужны два дешифратора с 32 выходами каждый. Недостатком структуры 3D в первую очередь является усложнение элементов памяти, имеющих двухкоординатную выборку. Структура типа 3D, показанная на рис. 4.4, а для ЗУ с одноразрядной организацией, может применяться и в ЗУ с многоразрядной организацией (рис. 4.4, б), приобретая при этом "трехмерный" характер. В этом случае несколько матриц управляются от двух дешифраторов, относительно которых они включены параллельно. Каждая матрица выдает один бит адресованного слова, а число матриц равно разрядности хранимых слов.
Структуры типа 3D имеют также довольно ограниченное применение, поскольку в структурах типа 2DM BD модифицированная) сочетаются достоинства обеих рассмотренных структур — упрощается дешифрация адреса и не требуются запоминающие элементы с двухкоординатной выборкой.
23. Дайте определение масочным запоминающим устройствам. Объясните способы программирования запоминающих устройств типа ROM(m) и PROM. Опишите матрицу запоминающих элементов и схему запоминающей ячейки с элементами программирования плавких перемычек.
Запоминающие устройства типа ROM (память только для чтения) хранят информацию, которая либо вообще не изменяется (в ЗУ типов ROM(M) и PROM), либо изменяется редко и не в оперативном режиме (в ЗУ типов EPROM и EEPROM).
В масочные ЗУ типа ROM(M) информация записывается при изготовлении микросхем на промышленных предприятиях с помощью шаблона (маски) на завершающем этапе технологического процесса.
ЗУ типа PROM программируются после изготовления их предприятием электронной промышленности в лабораториях потребителей без использования сложных технологических процессов. Для этого используются несложные устройства (программаторы).
Программирование постоянной памяти заключается в том или ином разме-щении элементов связи между горизонтальными и вертикальными линиями матрицы запоминающих элементов.
Запоминающие устройства типа ROM имеют многоразрядную организацию (чаще всего 8-разрядную или 4-разрядную, для некоторых ИС 16-разрядную) и обычно выполняются по структуре 2DM. Простейшие ЗУ могут иметь структуру 2D. Технологии изготовления постоянных ЗУ разнообразны - ТТЛ(Ш), КМОП, n-МОП и др.
Масочные ЗУ
Элементом связи в масочных ЗУ могут быть диоды, биполярные транзисторы, МОП-транзисторы и т. д.
В матрице диодного ROM(M) (рис. 4.12, а) горизонтальные линии являются линиями выборки слов, а вертикальные — линиями считывания. Считываемое слово определяется расположением диодов в узлах координатной сетки.При наличии диода высокий потенциал выбранной горизонтальной линии передается на соответствующую вертикальную линию, и в данном разряде слова появляется сигнал логической единицы. При отсутствии диода потенциал близок к нулевому, т. к. вертикальная линия через резистор связана с землей. В изображенной матрице при возбуждении линии выборки Ш11 считывается слово 11010001 (в ячейке номер один хранится это слово).
При возбуждении Ш2 считывается слово 10101011 (оно хранится в ячейке номер 2). Шины выборки являются выходами дешифратора адреса, каждая адресная комбинация возбуждает свой выход дешифратора, что приводит к считыванию слова из адресуемой ячейки.
Для матриц с МОП-транзисторами часто в МОП-транзисторах, соответствующих хранению нуля, увеличивают толщину подзатворного окисла, что ведет к увеличению порогового напряжения транзистора. В этом случае рабочие напряжения ЗУ не в состоянии открыть транзистор. Постоянно закрытое состояние транзистора аналогично его. отсутствию. Матрица с МОП-транзисторами показана на рис. 4.12, б.
ЗУ с масочным программированием отличаются компактностью запоминающих элементов и, следовательно, высоким уровнем интеграции.
область применения масочных ЗУ — хранение стандартной информации, имеющей широкий круг потребителей. В частности, масочные ЗУ имеют в качестве "прошивки коды букв алфавитов (русского и латинского), таблицы типовых функций (синуса, квадратичной функции и др.), стандартное программное обеспечение и т. п.
ЗУ типа PROM
В ЗУ типа PROM микросхемы программируются устранением или созданием специальных перемычек. В исходной заготовке имеются (или отсутствуют) все перемычки. После программирования остаются или возникают только необходимые.
Устранение части перемычек свойственно ЗУ с плавкими перемычками (типа fuse — предохранитель). При этом в исходном состоянии ЗУ имеет все перемычки, а при программировании часть их ликвидируется путем расплавления импульсами тока достаточно большой амплитуды и длительности.
В ЗУ с плавкими перемычками эти перемычки включаются в электроды диодов или транзисторов. Перемычки могут быть металлическими (вначале изготовлялись из нихрома, позднее из титановольфрамовых и других сплавов) или поликристаллическими (кремниевыми). В исходном состоянии запоминающий элемент хранит логическую единицу, логический нуль нужно записать, расплавляя перемычку. Создание части перемычек соответствует схемам, которые в исходном состоянии имеют непроводящие перемычки в виде пары встречно включенных диодов или тонких диэлектрических слоев, пробиваемых при программировании с образованием низкоомных сопротивлений.
Матрица запоминающих элементов ЗУ с плавкими перемычками в технике ТТЛ (микросхемы К155РЕЗ) показана на рис. 4.14. ЗУ имеет организацию 32x8. Матрица содержит 32 транзистора с 9 эмиттерами в каждом (8 рабочих и один технологический для уточнения режима прожигания, технологический эмиттер на рисунке не показан). Высокий потенциал на какой-либо шине выборки активизирует соответствующий транзистор, работающий в режиме эмиттерного повторителя. Пережигание перемычки в цепи какого-либо эмиттера дает ноль в данном разряде слова.
Плавкие перемычки занимают на кристалле относительно много места, поэтому уровень интеграции ЗУ с такими перемычками существенно ниже, чем у масочных ЗУ. В то же время простота программирования пользователем и невысокая стоимость в свое время обусловили широкое распространение ЗУ типа PROM. Невысокая стоимость программируемых пользователем ЗУ объясняется тем, что изготовитель выпускает микросхемы без учета конкретного содержимого ЗУ, т. е. освобожден от проектирования по специализированным заказам и, следовательно, связанных с этим затрат. Среди отечественных PROM ведущее место занимают микросхемы серии К556, имеющие информационную емкость 1...64 Кбит и время доступа по адресу 70...90 нc. Внешняя организация памяти типов ROM(M) и PROM проста: входными сигналами для них служат адресный код и сигнал выбора микросхемы CS. Во времени последовательность сигналов следующая: вначале подается адресный код (чтобы произошла дешифрация адреса и было исключено обращение к непредусмотренной ячейке), затем поступает сигнал выбора микросхемы CS и после задержки, определяемой быстродействием схемы, на выходах данных устанавливаются правильные значения считываемых сигналов.
24. Дайте определение и приведите технические характеристики запоминающих устройств типов EPROM и EEPROM. Опишите структуру и принципы работы транзисторов типов МОП и ЛИЗМОП.
В репрограммируемых ЗУ типов EPROM и EEPROM (или E2PROM) возможно стирание старой информации и замена ее новой в результате специ ального процесса, для проведения которого ЗУ выводится из рабочего режима. Рабочий режим (чтение данных) — процесс, выполняемый с относительно высокой скоростью. Замена же содержимого памяти требует выполнения гораздо более длительных операций.
По способу стирания старой информации различают ЗУ со стиранием ультрафиолетовыми лучами (EPROM или в русской терминологии РПЗУ-УФ, т. е. репрограммируемые ПЗУ с ультрафиолетовым стиранием) и электрическим стиранием (E2PROM или РПЗУ-ЭС).
Запоминающими элементами современных РПЗУ являются транзисторы типов МНОП и ЛИЗМОП (добавление ЛИЗ к обозначению МОП происходит от слов Лавинная Инжекция Заряда).
МНОП-транзистор отличается от обычного МОП-транзистора двухслойным подзатворным диэлектриком. На поверхности кристалла расположен тонкий слой двуокиси кремния SiO2, далее более толстый слой нитрида кремния Si3N4 и затем уже затвор (рис. 4.16, а). На границе диэлектрических слоев возникают центры захвата заряда. Благодаря туннельному эффекту, носители заряда могут проходить через тонкую пленку окисла толщиной не более 5 нм и скапливаться на границе раздела слоев. Этот заряд и является носителем информации, хранимой МНОП-транзистором. Заряд записывают созданием под затвором напряженности электрического поля, достаточной для возникновения туннельного перехода носителей заряда через тонкий слой SiO2- На границе раздела диэлектрических слоев можно создавать заряд любого знака в зависимости от направленности электрического поля в подзатворной области. Наличие заряда влияет на пороговое напряжение транзистора.
После 10^4...10^6 перезаписей МНОП-транзистор перестает устойчиво хранить заряд. РПЗУ на МНОП-транзисторах энергонезависимы и могут хранить информацию месяцами, годами и десятками лет.
Транзисторы типа ЛИЗМОП всегда имеют так называемый плавающий затвор, который может быть единственным или вторым, дополнительным к обычному (управляющему) затвору. Транзисторы с одним плавающим затвором используются в ЗУ типа РПЗУ-УФ, а транзисторы с двойным затвором пригодны для применения как в РПЗУ-УФ, так и в РПЗУ-ЭС. Рассмотрим более современный тип — ЛИЗМОП-транзистор с двойным затвором (рис. 4.16, б).
Принцип работы ЛИЗМОП с двойным затвором близок к принципу работы МНОП-транзистора — здесь также между управляющим затвором и областью канала помещается область, в которую при программировании можно вводить заряд, влияющий на величину порогового напряжения транзистора.Только область введения заряда представляет собою не границу раздела слоев диэлектрика, а окруженную со всех сторон диэлектриком проводящую область (обычно из поликристаллического кремния), в которую, как в ловушку, можно ввести заряд, способный сохраняться в ней в течение очень длительного времени. Эта область и называется плавающим затвором.
Стирание информации может производиться двумя способами — ультрафиолетовым облучением или электрическими сигналами.
В первом случае корпус ИС имеет специальное прозрачное окошко для облучения кристалла. Двуокись кремния и поликремний прозрачны для ультрафиолетовых лучей. Эти лучи вызывают в областях транзистора фототоки и тепловые токи, что делает области прибора проводящими и позволяет заряду покинуть плавающий затвор. Операция стирания информации этим способом занимает десятки минут, информация стирается сразу во всем кристалле. В схемах с УФ-стиранием число циклов перепрограммирования существенно ограничено, т. к. под действием ультрафиолетовых лучей свойства материалов постепенно изменяются. Число циклов перезаписи у отечественных ИС равно 10... 100.
Электрическое стирание информации осуществляется подачей на управляющие затворы низкого (нулевого) напряжения, а на стоки — высокого напряжения программирЪвания. Электрическое стирание имеет преимущества: можно стирать информацию не со всего кристалла, а выборочно (индивидуально для каждого адреса). Длительность процесса "стирание-запись" значительно меньше, сильно ослабляются ограничения на число циклов перепрограммирования (допускается 1О^4...1О^6 таких циклов) Кроме того, перепрограммировать ЗУ можно, не извлекая микросхему из устройства, в котором она работает. В то же время схемы с электрическим стиранием занимают больше места на кристалле, в связи с чем уровень их интеграции меньше, а стоимость выше. В последнее время эти недостатки быстро преодолеваются и ЭС-стирание вытесняет УФ-стирание.
25. Дайте определение флэш-памяти. Опишите особенности и разновидности флэш-памяти. Приведите структуру матрицы накопителя. Перечислите приёмы, применяемые для улучшения технико-экономических характеристик флэш-памяти.
Флэш-память (Flash-Memory) по типу запоминающих элементов и основным принципам работы подобна памяти типа E2PROM, однако ряд архитектурных и структурных особенностей позволяют выделить ее в отдельный класс. Разработка Флэш-памяти считается кульминацией десятилетнего развития схемотехники памяти с электрическим стиранием информации.
В схемах Флэш-памяти не предусмотрено стирание отдельных слов, стирание информации осуществляется либо для всей памяти одновременно, либо для достаточно больших блоков. Понятно, что это позволяет упростить схемы ЗУ, т. е. способствует достижению высокого уровня интеграции и быстродействия
при снижении стоимости. Технологически схемы Флэш-памяти выполняются
с высоким качеством и обладают очень хорошими параметрами.
Термин Flash по одной из версий связан с характерной особенностью этого вида памяти — возможностью одновременного стирания всего ее объема. Согласно этой версии ещё до появления Флэш-памяти при хранении секретных данных использовались устройства, которые при попытках несанкционированного доступа к ним автоматически стирали хранимую информацию и назывались устройствами типа Flash (вспышка, мгновение). Это название перешло и к памяти, обладавшей свойством быстрого стирания всего массива данных одним сигналом.
Одновременное стирание всей информации ЗУ реализуется наиболее просто, но имеет тот недостаток, что даже замена одного слова в ЗУ требует стирания и новой записи для всего ЗУ в целом. Для многих применений это неудобно. Поэтому наряду со схемами с одновременным стиранием всего содержимого имеются схемы с блочной структурой, в которых весь массив памяти делится на блоки, стираемые независимо друг от друга. Объем таких блоков сильно разнится: от 256 байт до 128 Кбайт. Число циклов репрограммирования для Флэш-памяти хотя и велико, но ограничено, т. е. ячейки при перезаписи "изнашиваются". Чтобы увеличить долговечность памяти, в ее работе используются специальные алгоритмы, способствующие "разравниванию" числа перезаписей по всем блокам мик- росхемы.
Соответственно областям применения Флэш-память имеет архитектурные и схемотехнические разновидности. Двумя основными направлениями эффективного использования Флэш-памяти являются хранение не очень часто изменяемых данных (обновляемых программ, в частности) и замена памяти на магнитных дисках.
Накопители на основе ячеек ИЛИ-НЕ (с параллельным включением ЛИЗ-МОП-транзисторов с двойным затвором) обеспечивают быстрый доступ к словам при произвольной выборке. Каждый столбец представляет собою совокупность параллельно соединенных транзисторов. Разрядные линии выборки находятся под высоким потенциалом. Все транзисторы невыбранных строк заперты. В выбранной строке открываются и передают высокий уровень напряжения на разрядные линии считывания те транзисторы, в плавающих затворах которых отсутствует заряд электронов, и, следовательно, пороговое напряжение транзистора имеет нормальное (не повышенное) значение. Накопители на основе ячеек ИЛИ-НЕ широко используются фирмой Intel.
Имеются мнения о конкурентоспособности этих накопителей и в применениях, связанных с заменой жестких магнитных дисков Флэш-памятью.Структуры с ячейками И-НЕ более компактны, но не обеспечивают режима произвольного доступа и практически используются только в схемах замены магнитных дисков. В схемах на этих ячейках сам накопитель компактнее, но увеличивается количество логических элементов обрамления накопителя. Для улучшения технико-экономических характеристик в схемах Флэш-памяти применяются различные средства и приемы:
1. Прерывание процессов записи при обращениях процессора для чтения (Erase Suspend). Без этого возникали бы длительные простои процессора, т. к. запись занимает достаточно большое время. После прерывания процесс записи возобновляется под управлением внутренних средств Флэш- памяти.
2. Внутренняя очередь команд, управляющих работой Флэш-памяти, которая позволяет организовать конвейеризацию выполняемых операций и ускорить процессы чтения и записи.
3. Программирование длины хранимых в ЗУ слов для согласования с различными портами ввода/вывода.
4. Введение режимов пониженной мощности на время, когда к ЗУ нет обращений, в том числе режима глубокого покоя, в котором мощность снижается до крайне малых значений (например, ток потребления снижается до 2 мкА). Эти особенности очень важны для устройств с автономным (батарейным) питанием.
5. Приспособленность к работе при различных питающих напряжениях 5 В; 3,3 В и др.). Сама схема "чувствует" уровень питания и производит необходимые переключения для приспособления к нему.
6. Введение в структуры памяти страничных буферов для быстрого накопления новых данных, подлежащих записи. Два таких буфера могут работать в режиме, называемом "пинг-понг", когда один из них принимает слова, подлежащие записи, а другой в это время обеспечивает запись своего содержимого в память. Когда первый буфер заполнится, второй уже освободится, и они поменяются местами.
7. Различные меры защиты от случайного или несанкционированного доступа.
Флэш-память с адресным доступом, ориентированная на хранение не слишком часто изменяемой информации, может иметь одновременное стирание всей информации (архитектура Bulk Erase) или блочное стирание (архитектура Boot Block Flash-Memory).
Память типа Bulk Erase
Память типа Bulk Erase фирмы Intel, наиболее известной среди разработчиков Флэш-памяти, имеет время записи байта около 10 мкс, допускает до 10^5 циклов стирания, напряжение программирования для нее составляет 12 В ± 5%, ток активного режима около 10 мА, в режиму покоя около 50 мкА. Время доступа при чтении равно приблизительно 100 нc, время стирания и время программирования всего кристалла составляет 0,6...4 с для кристаллов емкостью 256 Кбит...2 Мбит.
В отличие от традиционного управления схемами памяти с помощью адресных и управляющих сигналов. Флэш-память имеет дополнительное управление словами-командами, записываемыми процессором в специальный регистр, функционирующий только при высоком уровне напряжения на выводе микросхемы, обозначаемом Upp (напряжении программирования). При отсутствии такого уровня Upp схема работает только как память для чтения под управлением традиционных сигналов, задающих операции чтения, снижения мощности, управления третьим состоянием и выдачи идентификатора.
При выполнении операций записи коды адресов и данных фиксируются во внутренних регистрах-защелках.
По команде стирания стираются все байты матрицы параллельно, после чего все они должны быть проверены.
Флэш-память с несимметричной блочной структурой
Схемам типа Boot Block Flash Memory (Boot-блок Флэш-память, сокращенно ББФП) присуще блочное стирание данных и несимметричная блочная архитектура. Блоки специализированы и имеют разные размеры. Среди них имеется так называемый Boot-блок (ББ), содержимое которого аппаратно защищено от случайного стирания. В ББ хранится программное обеспечение базовой системы ввода/вывода микропроцессорной системы BIOS (Basic Input/Output System), необходимое для правильной эксплуатации и инициализации системы.
В составе блоков имеются также БП (блоки параметров) и ГБ (главные блоки), не снабженные аппаратными средствами защиты от непредусмотренной записи. Блоки БП хранят относительно часто меняемые параметры системы (коды идентификаторов, диагностические программы и т. п.). Блоки ГБ хранят основные управляющие программы и т. п.
По своему функционированию ББФП близки к памяти типа Bulk Erase, в обоих типах ИС операции стирания/программирования ведутся под управлением внутреннего автомата, входной информацией для которого служат команды, вводимые от процессора. В схемах ББФП эту роль играет так называемый командный интерфейс пользователя CUI (Command User Interface).
Файловая флеш-память
Во многих компьютерах система памяти организована как сочетание жесткого магнитного диска (винчестера) с динамическим полупроводниковым ОЗУ.
Имея значительные достоинства, дисковые ЗУ как электромеханические устройства не свободны от ряда недостатков: чувствительности к ударам и вибрациям, загрязнениям, ограниченного быстродействия и значительного потребления мощности.
Файловая Флэш-память ориентирована на замену твердых дисков, которая в сотни раз сокращает потребляемую мощность, в той же мере увеличивает механическую прочность и надежность ЗУ, уменьшает их размеры и вес, на несколько порядков повышает быстродействие при чтении данных, сохраняя при этом программную совместимость со средствами управления памятью. Вместе с тем, за дисковой памятью остаются преимущества по информационной емкости и стоимости.
Использование ФФП для замены дисковой памяти в портативных компьютерах — один из важнейших факторов, способствующих развитию этого направления. При этом традиционное сочетание "жесткий диск — динамическое ОЗУ" может заменяться сочетанием "Флэш-память — статическое ОЗУ". Команды программы, хранимые в ФФП, читаются в этом случае непосредственно процессором, результаты тоже записываются прямо в ФФП, а операции с интенсивными вычислениями, требующие быстрейшего доступа к памяти и записи данных с байтовой разрешающей способностью, выполняются с использованием быстродействующей статической памяти.
Накопитель ФФП делится на блоки, которые служат аналогами секторов
магнитных дисков, отражаемых в операционной системе MS-DOS. Разработаны программные средства, которые обеспечивают обмен между Флэш-блоками, подобно тому как операционная система MS-DOS обеспечивает обмен между секторами диска.
Блоки ФФП идентичны и имеют одинаковую информационную емкость
(симметричная блочная архитектура). Так как в ФФП операции записи производятся значительно чаще, чем в других разновидностях Флэш-памяти, этим операциям уделяется большое внимание — вводятся страничные буферы, позволяющие с высокой скоростью накапливать некоторый объем данных, подлежащих записи, для их последующей передачи в накопитель с меньшей скоростью.
Микросхемы ФФП фирмы Intel имеют информационную емкость 4...32 Мбит при временах доступа 70... 150 не, напряжения питания 5; 3,3 или даже 2,7 В. Они имеют байтовую или управляемую разрядность (8 или 16), напряжение программирования у них также, как правило, многовариантно 3,3; 5; 12 В).
Внешняя организация ФФП показана на рис. 4.21, а, на примере микросхемы с информационной емкостью 16 Мбит (ИС типа 28F016SA фирмы Intel).
Накопитель схемы с общей информационной емкостью 16 Мбит разбит на 32 блока по 64 Кбайт.
Поясним смысл некоторых выводов и сигналов. Шина адреса: линии А20-16 выбирают один из блоков, линии А15-1 выбирают слово в пределах одного блока (блок с емкостью 64 Кбайта содержит 32 Кслов), линия Aq — бит выборки байта, определяющий старший и младший байты при байтовой организации памяти и отключаемый при ее словарной организации. От процессора поступает начальный адрес блока данных, который запоминается в очереди адресов. Текущий адрес ячейки памяти для обмена формируется адресным счетчиком.
В шине данных DQ15-0 линии DQ7-0 предназначены для ввода и вывода младшего байта данных, передачи команды в командный интерфейс пользователя CUI в цикле записи и вывода данных из буфера, регистров идентификатора или состояния в соответствующих режимах чтения. Линии DQ15-8 предназначены для передачи старшего байта при словарной организации памяти. По ним выводят данные накопителя, буфера или идентификатора в соответствующем режиме чтения, но эти линии не используются для чтения из регистров состояния. Если кристалл не выбран или запрещен вывод, линии шины данных переходят в третье состояние.
Линии СЁо и CEi — входы разрешения кристалла, при высоком уровне
любого из них кристалл не выбран, и потребление мощности снижается до уровня состояния покоя (Standby) после завершения текущей операции записи или стирания.
Сигнал ОЕ открывает выходные буферы при низком уровне и переводит их в третье состояние при высоком.
Сигнал WE управляет доступом к командному интерфейсу пользователя CUI, страничным буферам, регистрам очереди данных и защелкам очереди адресов. Сигнал RP (Reset/Power-Down) при низком уровне вводит схему в состоя-
ние глубокой экономии мощности, отключая все схемы, потребляющие статическую мощность. При выходе из этого состояния время восстановления схемы составляет 400 не. При переходе к низкому уровню операции автомата записи прекращаются, схема сбрасывается.
Сигнал RY/BY (Ready/Busy) индицирует состояние внутреннего автомата записи. Низкий уровень означает занятость, высокий (кстати говоря, сигнал вырабатывается каскадом с открытым стоком, требующим подключения внешней цепочки Ucc — R для формирования высокого уровня) означает или готовность к новым операциям, или приостановление стирания, или состояние глубокой экономии мощности в зависимости от выполняемой операции.
Сигнал WP (Write Protect) имеет следующий смысл. Каждый блок имеет
бит запрещения записи (Lock-bit). Низкий уровень WP разрешает защиту, т. е. запись или стирание в блоке могут выполняться только при Lock- bit = 0. При высоком уровне WP в блоках могут выполняться операции записи и стирания независимо от состояния блокирующих битов.
Сигнал BYTE низким уровнем вводит схему в байтовый режим, высоким — в словарный и выключает буфер линии Aq.
Память типа StrataFlash В 1997 г. компания Intel представила новый вид Флэш-памяти, названный СтратаФлэш (StrataFlash), в которой впервые в одном элементе памяти хранятся два бита, а не один. Это обеспечивается тем, что в плавающем затворе транзистора фиксируется не только наличие или отсутствие заряда, но и определяется его величина, которая может иметь несколько значений. Различая четыре уровня, можно хранить в одном элементе два бита. От емкости 32 Мбита перешли к емкости 64 Мбита без заметных изменений площади кристалла.
26. Дайте определение статическим запоминающим устройствам. Опишите работу схемы триггерного запоминающего элемента на n-МОП транзисторах. Объясните принцип обеспечения искусственной энергонезависимости статических запоминающих устройств.
Область применения относительно дорогостоящих статических ОЗУ в системах обработки информации определяется их высоким быстродействием.
В частности, они широко используются в кэш-памяти, которая при сравнительно малой емкости должна иметь максимальное быстродействие.
Статические ОЗУ (SRAM), как правило, имеют структуру 2DM, часть их при небольшой информационной емкости строится по структуре 2D.
Запоминающими элементами статических ОЗУ служат триггеры с цепями установки и сброса. В связи с этим статические ОЗУ называют также триггерными. Триггеры можно реализовать по любой схемотехнологии (ТТЛ(Ш), И2Л, ЭСЛ, п-МОП, КМОП, AsGa и др.), соответственно которой существуют разнообразные схемы ЗУ.
Среди отечественных серий микросхем хорошо развитыми являются серии К537 технологии КМОП и К132 технологии п-МОП.
Запоминающий элемент ЗУ на n-МОП транзисторах (рис. 4.26, а) представляет собой RS-триггер на транзисторах Т1 и Т2 с ключами выборки ТЗ и Т4. При обращении к данному ЗЭ появляется высокий потенциал на шине выборки ШВ, (через i, j соответственно обозначены номера строки и столбца, на пересечении которых расположен ЗЭЦ). Этот потенциал открывает ключи выборки (транзисторы ТЗ, Т4) по всей строке, и выходы триггеров строки соединяются со столбцовыми шинами считывания-записи. Одна из столбцовых шин связана с прямым выходом триггера (обозначена через Dj), другая — с инверсным (Dj). Через столбцовые шины можно считывать состояние триггера (штриховыми линиями показан дифференциальный усилитель считывания). Через них же можно записывать данные в триггер, подавая
низкий потенциал логического нуля на ту или иную шину.
Внешняя организация и временные диаграммы статических ЗУ
В номенклатуре статических ЗУ представлены ИС с одноразрядной и словарной организацией. Внешняя организация статического ЗУ емкостью 64 Кбита (8Кх8) показана на рис. 4.28. Состав и функциональное назначение сигналов адреса А12-0, выборки кристалла CS, чтения/записи R/W соответствуют рассмотренным выше сигналам аналогичного типа. Входы и выходы ИС совмещены и обладают свойством двунаправленных передач.
Имеется также вход ОЕ разрешения по выходу, пассивное состояние которого (ОЕ = Н) переводит выходы в третье состояние. Работа ЗУ отображается таблицей (табл. 4.1).
Искусственная энергонезависимость статических ЗУ
Статические ОЗУ энергозависимы — при снятии питания информация в
триггерных запоминающих элементах теряется. Можно придать им искусственную энергонезависимость с помощью резервного источника питания.
Для подключения к накопителю ЗУ резервного источника питания разработчики памяти рекомендуют схему, приведенную на рис. 4.30, а. В этой схеме напряжение резервного источника несколько ниже напряжения основного источника Ucc. В рабочем режиме накопитель питается от напряжения Ucc, при этом диод Д1 проводит, а диод Д2 заперт. При снижении рабочего напряжения к накопителю автоматически подключается источник резервного питания. При этом проводит диод Д2, а диод Д1 запирается, т. к. при малых значениях Ucc он попадает под обратное смещение.
Нарушение можно выявить за один-два периода переменного напряжения, пока постоянное напряжение Ucc еще не изменилось. Признак нарушения AClow служит запросом прерывания для процессора CPU. Получив запрос, процессор выполняет подпрограмму обслуживания прерывания A (Interrupt А), в ходе которого передает содержимое своих регистров в стек накопителя (выполняет так называемое контекстное переключение) и заканчивает подпрограмму установкой триггера Т, что воздействует на обмотку реле, управляющего ключом. В результате память подключается к резервному источнику. При восстановлении нормального питания признак AC_low вызывает программу обслуживания прерывания В, в ходе которой из стека возвращаются в процессор данные для регистров процессора и сбрасывается триггер, что ведет к подключению памяти к основному источнику питания.
27. Дайте определение динамическим запоминающим устройствам. Опишите работу схемы динамического запоминающего устройства и процесс чтения состояния запоминающего устройства.
В динамических. ЗУ (DRAM) данные хранятся в виде зарядов емкостей МОП-структур и основой ЗЭ является просто конденсатор
где £ — число групп; t^ — время установления кода в группе.
что гораздо меньше, чем 2" при реальных значениях п. Уже для ЗУ небольшой емкости видна эта существенная разница: для структуры 2D при хранении 1К слов потребовался бы дешифратор с 1024 выходами, тогда как для структуры типа 3D нужны два дешифратора с 32 выходами каждый. Недостатком структуры 3D в первую очередь является усложнение элементов памяти, имеющих двухкоординатную выборку. Структура типа 3D, показанная на рис. 4.4, а для ЗУ с одноразрядной организацией, может применяться и в ЗУ с многоразрядной организацией (рис. 4.4, б), приобретая при этом "трехмерный" характер. В этом случае несколько матриц управляются от двух дешифраторов, относительно которых они включены параллельно. Каждая матрица выдает один бит адресованного слова, а число матриц равно разрядности хранимых слов.
