Накапливающий сумматор обычно представляет собою сочетание комбинационного сумматора и регистра, работающее по формуле S := S + А, согласно которой к содержимому сумматора добавляется очередное слагаемое, и результат замещает старое значение суммы. Структура накапливающего сумматора показана на рис. 2.33. Очередное прибавление слагаемого тактируется синхроимпульсами СИ. Учитывая особенности функционирования, накапливающие сумматоры называют иногда аккумуляторами.
Рис. 2.33. Структура накапливающего сумматора.
В сериях элементов имеются одноразрядные сумматоры, в том числе с дополнительной входной логикой, двухразрядные и четырехразрядные. Примером стандартных ИС сумматоров могут служить микросхемы ИМЗ серии К555, содержащие четырехразрядный сумматор с последовательным переносом и блок переноса (рис. 2.34), которые непосредственно пригодны для составления из них группового сумматора с цепным переносом.
Рис. 2.34. Структура микросхемы К555ИМЗ.
Микросхемы четырехразрядных сумматоров можно также объединять в групповую структуру с межгрупповым параллельным переносом с помощью специальных блоков ускоренного переноса, которые рассмотрены в § 2.9.
В некоторых сериях элементов сумматоры отсутствуют. Причиной этого обычно является наличие арифметико-логического устройства, для которого режим суммирования есть один из возможных режимов.
9. Дайте определение арифметико-логических устройств (АЛУ), приведите их условные обозначения. Опишите схемы наращивания АЛУ при последовательном и параллельном переносах.
Арифметико-логические устройства АЛУ (ALU, Arithmetic-Logic Unit) выполняют над словами ряд действий. Основой АЛУ служит сумматор, схема которого дополнена логикой, расширяющей функциональные возможности АЛУ и обеспечивающей его перестройку с одной операции на другую.
Обычно АЛУ четырехразрядны и для наращивания разрядности объединяются с формированием последовательных или параллельных переносов. Логические возможности АЛУ разных технологий (ТТЛШ, КМОП, ЭСЛ) сходны. В силу самодвойственности выполняемых операций условное обозначение и таблица истинности АЛУ встречаются в двух вариантах, отличающихся взаимно инверсными значениями переменных.
АЛУ (рис. 2.35) имеет входы операндов А и В, входы выбора операций S, вход переноса и вход М (Mode), сигнал которого задает тип выполняемых операций: логические (М = 1) или арифметико-логические (М = 0). Результат операции вырабатывается на выходах F, выходы G и Н дают функции генерации и прозрачности, используемые для организаций параллельных переносов при наращивании размерности АЛУ. Сигнал - выходной перенос, а выход А = В есть выход сравнения на равенство с открытым коллектором.
Рис. 2.35. Условное обозначение АЛУ.
Перечень выполняемых АЛУ операций дан в табл. 2.13. Для краткости двоичные числа S3S2S1S0 представлены их десятичными эквивалентами. Под утолщенными обозначениями 1 и 0 следует понимать наборы 1111 и 0000, входной перенос поступает в младший разряд слова, т. е. равен 000Ci;. Логические операции поразрядные, т. е. операция над словами означает, что при отсутствии взаимовлияния разрядов. При арифметических операциях учитываются межразрядные переносы.
Таблица 2.13
S
Логические функции
(М=1)
Арифметико-логические функции
(М=0)
Шестнадцать логических операций позволяют воспроизводить все функции двух переменных. В логико-арифметических операциях встречаются и логические и арифметические операции одновременно.
Запись типа следует понимать так: вначале поразрядно выполняются операции инвертирования , логического сложения и умножения , а затем полученные указанным образом два четырехразрядных числа складываются арифметически.
При операциях над словами большой размерности АЛУ соединяются друг с другом с организацией последовательных (рис. 2.36, а) или параллельных (рис. 2.36, б) переносов. В последнем случае совместно с АЛУ применяют микросхемы - блоки ускоренного переноса (CRU, Carry Unit), получающие от отдельных АЛУ функции генерации и прозрачности, а также входной перенос и вырабатывающие сигналы переноса по формулам, приведенным в предыдущем параграфе.
Рис. 2.36. Схемы наращивания АЛУ при последовательном (а) и параллельном (б) переносах и реализация функций компаратора для группы АЛУ (в).
Блок CRU вырабатывает также функции генерации и прозрачности для всей группы обслуживаемых им АЛУ, что при необходимости позволяет организовать параллельный перенос на следующем уровне (между несколькими группами из четырех АЛУ).
На рис. 2.36, (в) показаны способы выработки сигналов сравнения слов для группы АЛУ. Выход сравнения на равенство выполняется по схеме монтажной логики для выходов типа ОК. Комбинируя сигнал равенства слов с сигналом переноса на выходе группы при работе АЛУ в режиме вычитания, легко получить функции и . Если А<В, то при вычитании возникает заем из старшего разряда и = 1 Если заем отсутствует (А>В), то получим =1.
10. Дайте определение матричных умножителей. Опишите их структуру и реализуемые операции. Дайте определение множительных и множительно-суммирующих блоков (МСБ). Опишите схему МСБ и способы наращивания размерности.
Микросхемы множительных устройств появились в 1980-х годах, когда достигнутый уровень интеграции позволил разместить на одном кристалле достаточно большое количество логических элементов.
Структура матричных умножителей тесно связана со структурой математических выражений, описывающих операцию умножения.
Пусть имеются два целых двоичных числа без знаков и . Их перемножение выполняется по известной схеме "умножения столбиком". Если числа четырехразрядные, т. е. m = n = 4, то
´
+
Произведение выражается числом Pm+n = Pm+n-l Pm+n-2 ... P0
Члены вида aibj, где i = 0 ... (m - 1) и j = 0 ... (n - 1) вырабатываются параллельно во времени конъюнкторами. Их сложение в столбцах, которое можно выполнять разными способами, составляет основную операцию для умножителя и определяет почти целиком время перемножения.
Матричные перемножители могут быть просто множительными блоками (МБ) или множительно-суммирующими (МСБ), последние обеспечивают удобство наращивания размерности умножителя.
МСБ реализует операцию Р = , т. е. добавляет к произведению два слагаемых: одно разрядности m, совпадающей с разрядностью множимого, другое разрядности n, совпадающей с разрядностью множителя.
и вход М (Mode), сигнал которого задает тип выполняемых операций: логические (М = 1) или арифметико-логические (М = 0). Результат операции вырабатывается на выходах F, выходы G и Н дают функции генерации и прозрачности, используемые для организаций параллельных переносов при наращивании размерности АЛУ. Сигнал 
- выходной перенос, а выход А = В есть выход сравнения на равенство с открытым коллектором.
означает, что 
при отсутствии взаимовлияния разрядов. При арифметических операциях учитываются межразрядные переносы.
следует понимать так: вначале поразрядно выполняются операции инвертирования 
, логического сложения 
и умножения 
, а затем полученные указанным образом два четырехразрядных числа складываются арифметически.
и 
. Если А<В, то при вычитании возникает заем из старшего разряда и 
и 
. Их перемножение выполняется по известной схеме "умножения столбиком". Если числа четырехразрядные, т. е. m = n = 4, то
, т. е. добавляет к произведению два слагаемых: одно разрядности m, совпадающей с разрядностью множимого, другое разрядности n, совпадающей с разрядностью множителя.