На рис. 22.11 показана схема для перемножения двух двоичных чисел: четырехразрядного A = A4A3A2A1 и трехразрядного B = B3B2B1.
Семиразрядное произв-ие форм-ся за счет паралл. умножения множимого на каждый разряд множителя ЛЭ 2И и сложения промежуточных произв-ий со сдвигом на один разряд - сумматором. При этом выпол-ся след. условия: М2 = А2В1 + А1В2, аналогично образ-ся рез-ты Mi: путем сумм-ния частичных произв-ий, распол-ых в одном столбце.
Здесь M – бит переноса из предыд. разряда. Применение ЛЭ «И» для выпол-ия арифмет. операции умножения в данном случае закономерно, поскольку в рамках одного разряда и арифмет., и логич. умножение подчиняется общим правилам. Цифры в скобках у микросхем относятся к примеру перемножения двух чисел, A = 11012 и B = 1102. Последов-ть действий такова:
Перемножающее устройство построено секционно. На основе первого сумматора осущест-ся умножение числа A на первые два разряда числа B, образ-ся промежут-ая сумма 1. После этого получ-ый рез-т суммируется с результатами перемножения числа A на B. Второй сумматор дает конечный результат. Пример: умножитель К55ИП8 (X,Y-вх. сомножителей, X0,Y0-вх. переноса,L-вх.загрузки вых.,F-вых. произв-ия,C4-вых. переноса.На вых. умножителя содерж-ся 5 асинхр. D-тригеров,загрузка к-рых осущ-ся по сигналу вх.L.При L=1 рез-т умн-ия перед-ся на вых. и фиксир-ся при L=0)
