Имитация работы дешифраторов

Дешифратор – это комбинационная логическая схема, преобразующая двоичный позиционный код в унитарный код. Дешифратор называется полным, если он преобразует n-разрядный позиционный код в 2n-разрядный унитарный. В противном случае дешифратор называется неполным. Функция полного дешифратора описывается следующей системой булевых функций:

Каждая из функций системы представляет собой конституенту 1, т.е. переменная yi принимает значение 1 только на одном из наборов. Не трудно заметить, что значение символа при у соответствует содержимому двоичного кода. Различные способы вычислений коньюнкций в этой системе порождают различные структуры дешифраторов, отличающиеся количеством логических элементов и быстродействием. На условно-графических схемах дешифратор принято обозначать буквами DC (от английского Decoder).

Прямая реализация системы приводит к структуре одноступенчатого дешифратора, обеспечивающего максимальное быстродействие и состоящего из 2n n-входовых логических элементов И. Однако при большом количестве переменных эта задача трудно выполнима. Если в этой системе булевых функций мы заменим минтермы на макстермы, то получим так называемый дешифратор нулей. На выходе такого дешифратора мы будем иметь постоянно взвешенный код, в котором будет иметь место один ноль, а остальные выходы будут иметь единичный уровень, т.е. один ноль из N. Наращивание разрядности дешифратора может быть обеспечено посредством каскадирования (каскадного включения дешифраторов). Каскадирование приводит к многоступенчатой конструкции дешифратора, однако использует более простые схемы отдельных дешифраторов. Для возможности каскадного включения дешифраторов в них предусматривается стробирующий вход (вход разрешения). Сигнал на выходе дешифратора появляется только при С=1. В противном случае на всех выходах дешифратора формируется уровень логического 0, т.е. дешифратор будет заперт. На рис. 4.2 приведена логическая схема дешифратора 4х16 (n→2n), использующая 5 простейших дешифраторов 2х4. Кодовые комбинации x1, x2 подаются на все выходные дешифраторы одновременно. Управляющий дешифратор включает последовательно только один выходной дешифратор по входу стробирования С в соответствии с кодовой комбинацией, присутствующей на старших разрядах x4, x8. Таким образом, при подаче натурального двоичного кода в порядке возрастания двоичных чисел единица на выходах дешифратора формируется последовательно, начиная с Y0 и заканчивая Y15. При значительной разрядности дешифрируемого кода и ограниченных функциональных возможностях логического базиса интегральных микросхем, дешифратор может быть выполнен на основе многоступенчатой логики. Главным критерием при этом является стоимость логического элемента, которая зависит от количества логических входов. Среди многоступенчатых схем можно выделить прямоугольные (матричные) и пирамидальные схемы построения дешифраторов. При значительной разрядности дешифрируемого кода часто используется матричный дешифратор, предназначенный для управления матрицей запоминающих устройств, структура которой разделена на столбцы и строки. Структура дешифратора в этом случае состоит из дешифратора строк и дешифратора столбцов и управляется как единый дешифратор. На рис. 4.3 приведена логическая схема матричного дешифратора 4х16. Селекция ячейки осуществляется на пересечении соответствующей строки и столбца, т.е. входной логикой 2И. Таким образом, в структуру как бы входит входная логика запоминающих ячеек. Некоторое усложнение входной логики селекции ячеек значительно упрощает схему дешифратора. Вход стробирования в такой схеме не используется. Адреса ячеек изменяются в порядке возрастания двоичных чисел по столбцам сверху вниз и слева направо. Входы и выходы ячеек памяти не показаны. Если бы реализовать единый одноступенчатый дешифратор 4 на 16, то это потребовало бы 16 четырехвходовых логических элементов И. Такую структуру организации выбора адреса ЗУ принято называть структурой 2D. В данном случае, матричный дешифратор использует всего 8 двухвходовых логических элементов И. Наибольший эффект в экономии логических элементов проявляется в запоминающих устройствах с большим объемом памяти, поскольку с увеличением разрядности существенно возрастает количество используемых логических элементов и площадь кристалла, которую занимает дешифратор. Кроме того, технологически целесообразней выполнять сквозные цепи управления запоминающими ячейками, поскольку такая структура занимает меньше место на кристалле микросхемы. Указанную структуру организации выбора адреса ЗУ называют структурой 3D.

Имитация работы счётчиков различных типов.

Подсчет импульсов является одной из наиболее распространенных операций, выполняемых в устройствах дискретной обработки информации. Такая операция выполняется посредством счетчиков. По целевому назначению счетчики подразделяются на простые и реверсивные. Простые счетчики, в свою очередь, на суммирующие и вычитающие. Счетчик, на котором реализуется микрооперация счета вида С:=С+1, называется суммирующим. Если на счетчике реализуется микрооперация вида С:=С–1, то счетчик называется вычитающим. Счетчик, на котором реализуются обе указанные микрооперации, называется реверсивным. Основными характеристиками счетчиков являются: модуль счета или коэффициент счета (Ксч) и быстродействие. Коэффициент счета характеризует число устойчивых состояний счетчика. Ксч. max=2n, где n – число разрядов счетчика. Неустойчивые состояния счетчика, которые имеют место при введении обратных связей, нарушающих естественный порядок счета, не учитываются. Иногда коэффициент счета называют емкостью счетчика, которую можно понимать как предельное число импульсов, которое может быть сосчитано счетчиком до момента переполнения. Быстродействие счетчика определяется максимальным значением времени установления нового состояния счетчика, которое, в свою очередь, характеризует максимальную частоту поступления счетных импульсов на его вход. Кроме того ограничения на частоту переключения счетчика накладывает триггер младшего разряда, все последующие разряды переключаются с более низкими частотами.

Счетный триггер является простейшим счетчиком, осуществляющим подсчет импульсов по модулю 2. Соединив несколько счетных триггеров определенным образом, можно получить схему многоразрядного счетчика: суммирующего, если связь осуществляется по выходам Q; вычитающего, если связь осуществляется по выходам неQ. Такие счетчики называют счетчиками с непосредственными связями. На рис. 3.12, а приведена схема многоразрядного суммирующего счетчика с непосредственными связями (младший разряд слева), а на рис. 3.12, б – электрическая диаграмма его работы. В данном

суммирующем счетчике используются счетные триггеры, запись в которые осуществляется по спаду тактового импульса. Быстродействие такого счетчика невелико и определяется суммарной задержкой переключений триггеров, т.е. τ=nτз. тр, где τз. тр – время задержки переключения одного счетного триггера. В силу значительной задержки переключения (τ=nτз.тр,),последовательные счетчики с непосредственными связями используются крайне редко в случаях, когда быстродействие не имеет существенного значения. Большинство счетчиков, выпускаемых промышленностью, снабжаются дополнительными входами для предварительной записи параллельного кода. Запись производится по входу разрешения записи РЕ (загрузка) в каждый разрядный собственно триггер соответственно.

Реверсивные счетчики отличаются от простых тем, что они могут переключать связи с Q на Q посредством дополнительных логических элементов И-ИЛИ (по схеме двухканального мультиплексора). При одной связи они суммируют импульсы, при другой – вычитают. Условно-графическое обозначение счетчиков (рис.3.13).

Счетчик принято обозначать буквами СТ (счетчик триггерный) с добавлением цифр, например, 2, 6, 10 (Двоичный, шестеричный, десятичный) и т.д. Счетный вход (входы) обозначаются буквой С или единицей со знаком, определяющим логическую микрооперацию. Цифровое обозначение, на мой взгляд, более информативно. Весовые коэффициенты на входе обозначаются буквами D0 (20), D1(21), D2(22) и т.д. или просто весовыми коэффициентами 1, 2, 4, 8. Вход разрешения предварительной записи в счетчик – РЕ, или С, V, L, EVR и т.д. В графическом обозначении должно быть обязательно указано, при каком логическом перепаде переключается счетчик. Большинство счетчиков переключается на фронте счетного импульса.

Счетчики, выпускаемые промышленностью, имеют, как правило, 4 разряда. Для наращивания разрядности (рис. 3.14) необходимо соответствующее соединение электрических выводов отдельных счетчиков цепи управления (R, PE) объединяются соответственно.

Организация произвольного (любого) коэффициента счета состоит в исключении «лишних» устойчивых состояний у двоичного счетчика с Ксч=2n, т.е. в организации схем, запрещающих некоторые состояния. Число запрещенных состояний будет: М=2n-Ксч, где М – число запрещенных состояний. В зависимости от того, какие состояния счетчика выбираются в качестве «рабочих», различают два основных принципа организации счетчиков с произвольным коэффициентом счета: счетчики с естественным порядком счета и счетчики с произвольным порядком счета. Порядок счета рассматриваемых счетчиков соответствует порядку счета обычных суммирующих или вычитающих счетчиков. Разница заключается в том, что они используют не все 2n устойчивых состояний, а только первые Ксч устойчивые состояния, т.е. счет начинается с 0 и заканчивается числом Ксч-1. Отсюда следует, что необходимо выделить команду (импульс, уровень) на первом запрещенном состоянии (оно равно Ксч) и этой командой перевести счетчик в исходное состояние (обнулить по цепи R). Счетчики с такой организацией цепи сброса называют также счетчиками с управляемым сбросом. Таким образом, счетчик имеет Ксч устойчивых состояний (от 0 до Ксч-1) и одно кратковременное неустойчивое состояние. Длительность неустойчивого состояния равна τнеуст=2τз.ЛЭ+τз.R, т.е. определяется суммой задержек выделения команды «сброс» (2τз.ЛЭ) и установки счетчика в нулевое состояние (τз.R).

Счетчики с предварительной установкой кода. Особенностью работы таких счетчиков является то, что они в качестве «рабочих» состояний используют последние Ксч устойчивые состояния. Этого можно достичь, если счет начинать с числа, равного числу запрещенных состояний М. Поскольку счетчик естественным образом переходит из устойчивого последнего состояния в состояние 0000, то, следовательно, на этом переходе необходимо формировать команду (импульс), по которой в счетчик записывается исходный код (начальное состояние). Если счетчик имеет цепь переноса, то целесообразно использовать для этой цели уже сформированную счетчиком команду переноса Р1. Если счетчик без цепи переноса, то необходимо формировать на указанном переходе такую команду посредством дополнительных устройств. Реализация указанных схем возможна при условии: импульс предварительной записи должен быть более продолжительным, чем длительность счетного импульса. Следует обратить внимание на недостаток рассматриваемого принципа, выражающегося в том, что кодовые комбинации на выходе счетчика не соответствуют числу, записанному в счетчик.

Счет импульсов можно производить на сдвигающем (кольцевом) счетчике. Отличительной особенностью всех сдвигающих счетчиков является то, что переход из одного состояния в другое осуществляется за счет сдвига информации. Структура такого счетчика (рис. 3.21, а) представляет собой последовательное соединение триггеров (обычно D-типа) так, чтобы выход

первого был соединен с входом второго, выход второго – с входом третьего, а выход последнего – с входом первого. Отсюда и второе название счетчика –кольцевой. Сдвиг информации происходит под действием счетных (сдвигающих) импульсов. Каждый счетный импульс, поступая на все разряды счетчика одновременно, производит запись информации в каждый триггер из предыдущего, вследствие чего происходит как бы сдвиг информации на один разряд вправо. В исходном состоянии записывается 1 в младший разряд, в остальные разряды записываются 0. Состояние счетчика (записанное число) определяется местоположением кода 1. Данный счетчик относится к простейшему счетчику вида «один из N» (1/N). Кольцевой n-разрядный счетчик имеет относительно малый коэффициент счета равный n. Поэтому для счета импульсов он используется крайне редко в силу неэффективности логической схемы (двоичный счетчик имеет коэффициент счета, равный 2n). Основное назначение счетчиков такого типа является формирование логических уровней (импульсов) с заданной последовательностью для управления различными устройствами, а также для последовательного опроса их состояний. Разновидностью кольцевого счѐтчика является счѐтчик Джонсона. Счѐтчик начинает работу с нулевого состояния, а обратная связь заводится с инверсного выхода последнего разряда (рис.3.22,а). Счѐтчик Джонсона (рис. 3.22,б) представляет собой многофазный генератор импульсов типа «Меандр». Сначала производится наращивание единиц в разрядах, начиная с младшего. Когда все разряды окажутся в единичном состоянии, происходит наращивание нулей в том же порядке до исходного состояния. Фазовый сдвиг выходных импульсов равен π/n, где n – число разрядов. Число различных состояний равно 2n, т.е. в 2 раза больше, чем у предыдущего счѐтчика.Счѐтчик Джонсона используется, как правило, в качестве распределителя импульсов (тактов). Существенной особенностью счѐтчика Джонсона является возможность получения электрической диаграммы пирамидальной формы при сложении выходных кодов с одинаковыми коэффициентами. Разновидностью счѐтчика Джонсона, его реверсивный вариант, является счѐтчик Сапельникова-Муфтахова.