Дешифратор – комбинационная логическая схема – преобразователь двоичного (или какого либо другого кода) в унитарный код, которая имеет n информационных входов (их называют также адресными входами) и m выходов.
Если у дешифратора m = 2n, то он называется полным. Если число выходов дешифратора меньше 2n, то дешифратор называется неполным.
Простейший дешифратор имеет один вход (n = 1) и два выхода 21 = 2 – рис. 2.1,а, где А – вход, Y0 и Y1 – выходы.
У этого дешифратора
при А = 0 Y0 = 1 и Y1 = 0, а при А = 1 Y0 = 0 и Y1 = 1.
На рис. 2.1,б показана схема дешифратора с двумя входами A и B и четырьмя выходами Y0, Y1, Y2, Y3. Каждой комбинации логических уровней на входах будет соответствовать активный уровень на одном из четырех (22) выходов. Например, если на входы подана комбинация логических уровней 01, то на выходе с номером N = 1 установится единичный уровень сигнала (Y1 = 1), а все остальные выходы будут иметь уровень логического нуля. Этот принцип формирования выходного сигнала можно описать следующим образом:
Рис. 2.1. Схемы дешифраторов 1-2 и 2-4:
а), б) без входа управления; в) с входом управления E
Помимо информационных входов, дешифраторы обычно имеют один или несколько дополнительных входов управления (разрешения) (на рис. 2.1,в – это вход E).
Разрешающий вход дешифратора может быть прямым или инверсным. У дешифраторов с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом — уровень логического нуля.
В схеме рис.2.1,в сигнал на входе E при значении 1 разрешает нормальное функционирование дешифратора, а при значении 0 переводит его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах схемы установится неактивный уровень логического нуля.
ЗАМЕЧАНИЕ. В схемах дешифраторов практически все входные сигналы (информационные и управляющие) подаются через инверторы с целью разгрузки источников сигналов (см. рис. 2.1,в).
В интегральном исполнении дешифраторов число адресных входов n обычно равно 2, 3 или 4.
На рис. 2.2 изображен дешифратор с n = 3 и одним инверсным входом управления, активным уровнем на выходе является уровень логического нуля. На входы С, В, А можно подать 8 комбинаций логических уровней 000, 001, 010,…, 111 (А – младший разряд). Соответственно схема имеет 8 выходов, на одном из которых формируется низкий потенциал, на остальных – высокий. Номер этого единственного выхода, на котором формируется активный (нулевой) уровень, соответствует десятичному числу N, определяемому состоянием входов С, В, А
N = 22С + 21В + 20А.
Принцип формирования выходного сигнала в этом дешифраторе с учетом сигнала управления описывается следующим образом:
У дешифратора с несколькими входами управления функция разрешения, как правило, представляет собой логическое произведение всех разрешающих сигналов управления. Например, в дешифраторе 3-8 микросхемы К555ИД7 (зарубежный аналог – микросхема 74138) с одним прямым входом управления G1 и двумя инверсными G2A’ и G2B’ (рис.2.3.) функция разрешения G имеет вид
.
Входы управления используются для каскадирования (увеличения разрядности) дешифраторов, стробирования или при параллельной работе нескольких дешифраторов на общие выходные линии.
На основе словесного описания принципа действия дешифратора можно составить таблицы истинности для дешифраторов с активной единицей и активным нулем на выходах (см. табл. 2.1 и 2.2):
Из таблицы 2.1 для выходов дешифратора с активной единицей получаем такие выражения
Из таблицы 2.2 для дешифратора с активным нулем будем иметь
Таблица 2.1 Таблица 2.2
Активная единица
Активный нуль
№
b
a
y0
y1
y2
y3
№
b
a
y0
y1
y2
y3
Рис. 2.2. Дешифратор с одним Рис. 2.3. Дешифратор с тремя
входом управления G' входами управления G1, G2A', G2B'
.
