На уровне ОЭ рассмотрим устройство управления(УУ).
Основной функцией УУ на уровне ОЭ - управление работой процессора в соответствие с микропрограммой(МП).
Рисунок 116. Формат микрокоманды
УУ определяет каков адрес следующей МК на основе информации из адресной части(АЧ) МК. В поле №7 размещен адрес перехода. В поле №6 – управление адресом – МО адрес.
В МТ1804 16 МО адрес(24 4-х разрядных). Общее число МО адрес не более 32-х.
По информации, заложенной в АЧ МК определить, каков адрес следующей МК.
Адресный базис (АБ)
АБ указывает, каким минимальным числом МО можно обойтись, выполняя любую микропрограмму. АБ включает всего 3 МО адрес:
МОА: переход по счетчику – ПС(CONT), безусловный переход БП, условный переход УП.
С помощью АБ можно управлять работой любой МП.
На какие исходные данные следует опираться?
1. ПС: далее вычислить координаты следующего адреса(СА)
СА= ТА+1 – эта МО самая распространенная.
МК СА – тоже является цел. числ. и все МОА связаны с обработкой целых чисел без знаков.
2. БП
СА = АП (заложенный в 7 поле)
АП не вычисляется как ТА+1, а может отличатся от ТА.
3. УП: определяющую роль играют осведомительные сигналы(ОС).
Определяющим является ОС, поступающий с арифметико-логического устройства. АЛУ при выполнении каждой МК формирует ряд ОС. Из них выбирается какой-то необходимый для данной МК.
Рассмотрим архитектуру, которую используют при управлении адресами АБ.
Рисунок 117. Функциональная схема УУ с использованием АБ
МПП – микропрограммная память
РМК – регистр МК
АП – адрес перехода
УУ – управление адресом
АЛУ вычисляет результат F и совокупность осведомительных сигналов.
РСП – регистр состояния процессора. (В него записывается )
И осуществляется выбор.
МПРос – мультиплексор ОС (4х1)
Управляется МПРос с поля управления адресом.
УУ также управляет МПРу – мультиплексора условий (3х1) на выходе имеет линию.
Этот МПРу управляет МПР адреса(2х1) с него на адресное поле МПП.
МПРа – мультиплексор шины.
СТ – счетчик микрокоманд.
СТ прибавляет 1 к ТА.
Как работает в АБ.
Работа этой схемы зависит от того, какое условие задается полем УА.
УА управляет в МПРа – какой вход подключен на выход(«0», «1», или ОС).
Переход по счетчику (1), то МПРу пропускает на выход «0» → «0» на МПРа.
Если подается «0», то на МПРа проходит правый вход – Та+1.
Если в поле УА записана команда БП, то через МПРу проходит сигнал с правого входа(«1»), то 1 на МПРа, то левый вход, т.е. СА=АП.
При таких операциях не задействована АЛУ. Условный переход. С МПРос снимается необходимый ОС и этот ОС на МПРу в качестве центрального входа. И следовательно на выходе МПРу будет ОС. А ОС может быть равен 0 или 1. Если ос=1, то есть АП.
ПС – 50-70% МК. Если ПС, то АП не нужен. Следовательно иногда информация не востребована, а это загружает память. Всегда при конструировании МК. Стремятся к минимизации длины АЧ.
Этот вопрос решается с помощью стековой памяти – СТЕКА.
Стек и его использование в МОА
Стек («магазинная» память) функционирует по алгоритму: последним вошел, первым обслуживается.
Рисунок 118. Функциональная схема стека
Накопитель + управление стеком(управляется схемой)
TOS – вершина стека(накопительная ячейка)
По левой стрелке загружается – режим записи. Разгружается – режим чтения. Шина имеет разрядность такую же, как и накопитель.
Запись и чтение управляемые (управляются с помощью сигналов Х1 и Х2).
УС управляется входными сигналами:
- сигнал обращения.
Если по приходит «1», то стек находится в режиме хранения. Если -0, то обращение к памяти.
- соответствует режиму записи.
- соответствует режиму чтения.
Если и объединить в одну линию и если идет «1», то режим записи, а если по этой линии «0», то режим чтения.
Индикатор заполненности накопителя.
Если СТЕК заполнен до конца, режим записи запрещается. Если пуст, то запрещается режим чтения.
Разрешение на сигналы Х1,Х2 выдается по команде обращения .
Стековая память используется в режиме прерывания работы процессора(СС → вектор прерывания). Вся информация о слово состояния записывается в стек.
В простейшем случае стек выполняется в виде реверсивного счетчика, емкость которого равен емкости накопителя.
В более сложном случае для организации стека отводится участок ОП.
2. Использование стека в МОА.
Рисунок 119. Функциональная схема УУ с использованием стека
Перепрограммируемое запоминающее устройство или преобразователь кода (4х6).
- вектор прерывания, по нему отыскивается начало прерывания программы.
В соответствие с S1 и S2 один из входов МПРа подается на выход. Также на МПРа подается с СТмк и всегда имеем ТА+1.
- режим обращения к стеку.
По линии подается Push(1) запись или Рор(0) – чтение.
Подобная схема УА позволяет реализовать для МТ1804 16 МОА. Из них 3 основных ПС, БП, УП. В некотором случае управление идет не по прямому значению ОС, а по инверсному (т.е. + ещё 4 команды ). А также + различные виды управления стека.
При прямом виде ОС + 4 команды, следовательно в сумме набирается 16 команд.
Экономия основной памяти (ОП) при использовании стека видна в трех случаях:
1) обращение к подпрограмме,
2) вложение подпрограммы,
3) организация циклов.
Рисунок 120 . Обращение к подпрограмме
1→2→3 переход по счетчику. Из 3 переход в подпрограмму. Этот переход осуществляется и следует после МК адрес, запоминающейся в Tos. В Еos, пока выполняется ПП будет находится 4-ая команда. RTN – снять информацию с вершины стека, т.е. возвращение к ОП.
2)
Рисунок 121. Вложение подпрограммы
В ПП1 идет обращение к ПП2, каждый раз указывается адрес перехода.
С помощью стека в Tos запоминается 3-я команда. Выполняется ПП1 И снова записывается в Tos - 8. Идем в ПП, идет RTN, читаем 8 из Tos. RTN из ПП1, из Tos – 9. Стек выходит на новую позицию.
В МТ1804 в стеке 4 позиции, следовательно можно обращаться к 4-м ПП.
Экономия, т.к. исключается адрес перехода.
3)
Рисунок 122. Организация циклов
1,2,3,4,5 – переходы по счетчику. В 5 МК осуществляется условный переход.
Если Z=1, то идем вверх, если Z=0 то спускаемся вниз.
Начало цикла запоминаем в стеке. Когда в 5 выходим из цикла, то при Z=1, обращение к вершине стека и возвращение в 1, а если Z=0, то по ТА+1, т.е. в 6. Достигается экономия длины МК.
Синтез адреса на структурном уровне
Команда имеет две части.
К
АЧ
ОЧ
Как уменьшить адресную составляющую операционной части?
Сжать АЧ внутри ОЧ – путем использования 2х форматных и 2х адресных команд.
Классический метод – одноформатная, одноразрядная команда(все в одном формате, 1 адрес, следовательно 3 одноадресные команды нужно вставить в программу – это неэкономично).
Сейчас применяются 2х адресные команды.
1) В состав П. входят такие элементы памяти, как регистровая память(16-32 разряда, максимальное число разрядов на один адрес – 4-5)
2) ОП – разрядность – 20-30 разрядов. Это гораздо больше адресации РОНа.
В качестве приемника может быть РОН или ячейка памяти. В настоящее время в среднем все команды 2х разрядные и как минимум 2х форматные.
Также существует короткий формат команды.
КО – код операции. РОНЫ –источники. Когда 2 ячейки адреса, то результат размещается по 1-му адресу – всего требуется 16 разрядов.
При длинном формате используется и ОП.
Включает в себя: код операции, РОН, в качестве одного из источников информации, все остальное для адресного задания ячейки ОП.
Чтобы вычислить адрес 2го источника, нужно вычислить, какие команды могут быть.
3 опорных точки:
1) Непосредственная адресация.В 20-ти разрядном поле размещается сам операнд, который участвует в операции(чаще всего это const)
2) Прямая адресация. При ней указывается способ вычисления 2-го адреса.
В2 - базовый адрес
D2 –смещение.
Рисунок 123. Сегменты ОП, используемые при прямой адресации
Адрес=В2+D2 Арифметическое сложение по модулю(эта операция осуществляется в ОП)
3) Косвенная адресация.При такой адресации указывается адрес адреса, т.е. сначала В2 заносится в один из РОНов и в этом поле ОП указывается адрес РОНа. Из РОНа берут адрес и обращаются в ОП. Экономия – за счет формата и того, что команда двухадресная.
Память
Иерархическое представление структуры памяти в первом приближении изображено на рис. 124:
Краткие обозначения:
П - память
ЗУ – запоминающее устройство
ЗЯ – запоминающая ячейка
ЗЭ – запоминающий элемент
Рисунок 124. Иерархическая структура памяти
Система использует иерархию, связывающую нижний с верхним уровнем:
Нет сигнала обращения. Память отключена от внешних устройств и в первую очередь от шины данных.
Память обычно адресуется. Она работает по принципу «Книга – страница – строка – буква».
Основные характеристики.
· Емкость информации.
· Быстродействие.
Так же вводят еще одну характеристику – стоимость хранения 1бита информации. Чем больше емкость, тем меньше стоимость и чем больше быстродействие, тем больше стоимость.
Типы запоминающих элементов.
· Триггер.
Запоминает 1 бит информации.
· Запоминающая емкость.
Используется в динамических запоминающих устройствах (ДОЗУ). Плотность записи в ДОЗУ выше на порядок чем в статическом ЗУ и в ДОЗУ есть режим регенерации – постоянного восстановления на запоминающихся ёмкостях.
· Плавкие вставки.
Если плавкая вставка разрушается, то это эквивалентно постоянной записи “0”, не разрушается - “1” – постоянно запоминающее устройство (ПЗУ).
Динамическое и статическое ОЗУ – элементы электрозависимой памяти. Работают только при наличии электропитания.
· Намагниченность магнитного материала.
Плотность записи очень высока. Используется в винчестере. Винчестер – энергонезависимая память, как и ПЗУ.
· Компактные диски.
Память заключена в рельефе дорожки. Способ чтения: на диск попадает луч лазера и по характеру отражения определяется “0” или “1”.
Как строится память в современном ЭВМ?
При построении выявляется следующая закономерность: чем выше быстродействие, тем больше стоимость одного бита и чем выше емкость, тем меньше стоимость хранения одного бита информации и ниже быстродействие. Идет компромисс.
внутренняя память
внешняя память
(вторичная)
Рисунок 125. Пирамида памяти
Внутренняя память:
1. Регистровая память (РП) - сверхоперативное запоминающее устройство (СОЗУ).
Характеристики:
Ø ёмкость: сотни байтов (не менее 32 разрядов);
Ø время доступа: меньше 10 нс;
Ø управляется программой;
Ø размещаются команды и операнды. Длина информационного слова от 1 до 8 байт;
Ø находится в центральном процессоре.
2. КЭШ память первого уровня (КЭШ L1).
Характеристики:
Ø ёмкость: 64 – 120 кбайт;
Ø время доступа: 10-15 нс;
Ø управляется от аппаратуры;
Ø размещаются блоки от 8 до 128 байт;
Ø находится в центральном процессоре.
3. КЭШ память второго уровня (КЭШ L2).
Характеристики:
Ø ёмкость:256 – 512 кбайт;
Ø время доступа:15 – 30 нс;
Ø управляется от аппаратуры;
Ø размещаются блоки размером 8 – 128 байт;
Ø находится на системной плате.
4. Основная память.
Не нужно путать основную память и оперативную. Оперативная память занимает только часть основной памяти, остальное составляет ПЗУ.
Характеристики:
Ø ёмкость: Гбайты;
Ø время доступа: 20 – 30 мкс;
Ø управляется от аппаратуры;
Ø обменивается с нижележащими уровнями страницами. Страницы имеют объем - от 0,5 до 8 кбайт;
Ø находится в системном блоке;
Ø стоимость 1 бита: 0,1 цент/бит.
Внешняя память:
5. Дисковая КЭШ память.
Входит в состав памяти на жестком диске;
Характеристики:
Ø ёмкость:1 – 8 Мбайт;
Ø время доступа:50 – 100 мкс;
Ø управляется от аппаратуры;
Ø обменивается страницами с памятью на магнитном диске. Емкость страницы – 0,5 – 8 кбайт;
Ø находится во внешней памяти;
Ø стоимость 1 бита: не установлена (меньше 0,1 цент/бит).
6. Магнитные диски.
Характеристики:
Ø ёмкость:10 – 80 Гбайт;
Ø время доступа: 8 – 10 мс;
Ø управляется от аппаратуры и от операционной системы;
Ø находится на магнитных дисках;
Ø стоимость 1 бита: 0,0001 цент/бит.
7. Оптические диски.
Характеристики:
Ø ёмкость: 8 – 10 Гбайт;
Ø время доступа: 50 -100 мс;
Ø управляется от операционной системы и пользователем (оператором);
Ø обменивается с магнитными дисками файлами, емкость которых измеряется в Мбайтах;
Ø стоимость 1 бита: 0,0001 цент/бит.
8. Запоминающее устройство на магнитной ленте.
Характеристики:
Ø ёмкость: неограниченная;
Ø время доступа: секунды и минуты;
Ø управляется оператором (пользователем);
Ø стоимость: 0,000001 цент/бит.
Просматривая пирамиду памяти сверху вниз, выявляются следующие закономерности:
1) уменьшается стоимость хранения 1 бита информации;
2) возрастает ёмкость;
3) растет время доступа (уменьшается быстродействие);
4) уменьшается частота обращения памяти со стороны ЦП.
Смысл такого построения памяти основывается на принципе локальности по обращению, который имеет 3 составляющих:
1) Пространственная локальность программы.
Суть: большинство процессов, обрабатываемых ЭВМ, с очень высокой долей вероятности адрес очередной команды определяют из текущего адреса или близлежащего адреса, т.е. осуществляется сфокусированность адресов.
2) Пространственная локальность данных.
Данные структурируются и хранятся последовательно в ячейках памяти. Место хранения данных тоже сфокусировано.
3) Временная локальность.
Учитывается, что множество программ содержат в себе короткие циклы и короткие подпрограммы, т.е. небольшие наборы команд могут многократно повторяться в течение некоторого программного времени, т.е. время сфокусировано.
90 % программы связано с обращением к 10 % адресного пространства. Программу при выполнении разумно представить в виде последовательно обрабатываемых фрагментов – компактных групп адресов и данных. Помещая фрагмент в более быстрый верхний уровень, сокращается время выполнения программы, т. е. увеличивается быстродействие. Для этого фрагменты из медленного уровня помещаются в верхний соседний уровень, что позволяет хранить большие объемы информации в медленных уровнях, а обрабатывать - в быстрых. На каждом уровне информация разбивается на блоки. Блок – наименьшая информационная единица, которая пересылается между двумя соседними иерархическими уровнями памяти. Размер блока может быть фиксированным, а может быть переменным. При фиксированном размере блока емкость памяти кратна размеру блока. Размер блока для различных уровней различен и увеличивается при движении от верхних уровней к нижним. Т.к. блок – часть программы, то программа может выйти за размер блока.
При обращении процессора к памяти необходимая информация сначала ищется на самом верхнем уровне. Если информация находится, то говорят, что имеет место «Попадание», иначе речь идет о «Промахе». В случае «Промаха» поиск снижается по уровню и на более низком уровне возможно «Попадание» или «Промах». Вопрос в том, как соотносятся блок и выполняемая программа? Всегда существует обмен в ЭВМ между сложностью и быстродействием. При нахождении информации она пересылается вверх и с ней начинает работать процессор. Применение многоуровневой памяти дает выигрыш в быстродействии. Пересылка блоков идет между соседними уровнями (не перескакивает между уровнями), осуществляется программно и аппаратно, без вмешательства оператора.
Для оценки эффективности памяти используется ряд характеристик:
1) Коэффициент попадания. Высчитывается, как отношение числа обращений при попадании к общему числу обращений;
2) Коэффициент промахов. Высчитывается, как отношение числа обращений при промахе к общему числу обращений;
3) Время обращений при попадании. Выставляется требование к информации на самый верхний уровень.
4) Время потери при промахе. Время для замены блока в верхнем уровне на необходимый блок из нижнего уровня. Потери складываются из времени доступа к верхнему уровню и времени пересылки из нижнего уровня к верхнему.
Если описывается конкретный уровень памяти, то при описании конкретизируются следующие моменты:
1) Размещение блока. Где допустимо расположение блока на примыкающем сверху уровне.
2) Идентификация блока. Способ нахождения блока на верхнем уровне.
3) Замещение блока. Как осуществляется выборка заменяемого блока, как туда размещается необходимый блок.
4) Согласование копий блоков, расположенных на разных уровнях. Возникает необходимость при записи новой информации в копию, расположенную на верхнем уровне.
Основная память
Основная память – единственный вид памяти, к которой процессор может обращаться непосредственно. Во всех остальных случаях обращение происходит только через интерфейс и все, что идет в память сначала нормализуется в основной памяти. В ней информация переводится в язык, понятный процессору.
Как организуется память?
Любое запоминающее устройство есть совокупность основных элементов памяти.
ЗУ=∑ОЭП
Краткие обозначения:
ШД - шина данных
ША – шина адреса
ШУ – шина управления
АР – адресный регистр
СУ – схема управления
БАВ – блок адресной выборки
Ноп – накопитель основной памяти
РД – регистр данных Рис. 3 Структура памяти Рисунок 126. Структура памяти
Краткие обозначения:
БУЗ – блок управления записи
БУЧ – блок управления чтения Рисунок 127. Функциональная схема ОП
Рисунок 128. Диаграммы управления ОП
На рис.126 изображена общая схема памяти ЭВМ, на рис. 127 она рассмотрена более подробно.
Из шины адреса (ША) в адресный регистр (АР) приходит адрес информационного слова. В простом случае блок адресной выборки это дешифратор. Сигнал РЕЖИМ подается на вход схемы управления. Выбирается один из режимов: чтение или запись. Если режим ЗАПИСЬ, то выполняет свою работу БУЗ, инициирую РД и Ноэп. Если режим ЧТЕНИЕ, то инициируются другие элементы схемы.
Рассмотрим рис.128. В момент времени t1 вводится адрес информации, ничего пока не происходит. В момент времени t2 получено обращение, режим не установлен. Во время t3 устанавливается режим чтение или хранение. Этот сигнал появляется на выходе СУ. В момент t4 можно начинать чтение из РД, т.к. заканчиваются переходные процессы во всех связях и на выходах ОП появляется истинная информация, в момент t5 отображается истинная информация, может происходить режим записи.
Время выборки – время между t1 и t5 (между началом запроса и его окончанием).
Если обращения нет, то память находится в режиме хранения (используются только Ноэп и РД).
ЗУ с произвольной выборкой (БАВ):
1) ЗУ с однокоординатной выборкой (ЗУ со словарной организацией памяти);
2) ЗУ с двухкоординатной выборкой (ЗУ с матричной выборкой памяти);
3) ЗУ с трехкоординатной выборкой (ЗУ со страничной организацией памяти)
Организация ЗУ зависит от того, что собой представляет ЗЭ. Это может быть триггер, перемычка, ёмкость, специальный p-n переход. Наиболее понятным является триггер. Рассмотрим его использование в ЗУ.
Триггер.
Если в ЗУ используется в качестве ЗЭ триггер, то это статическое ЗУ.
Простейший случай – R-S триггер, изображен на рис. 129.
Рисунок 129. R-S триггер_
Состояние триггера определяют по значению выхода Q, а Q – его инверсный выход, р – разрядная линия.
Если передается «1», то состояние S=1, R=0.
Если передается «0», то состояние S=0, R=1.
Режим хранение, при значении S=1, R=1.
При сокращении числа линий, но при сохранении режима работы, рис.129 будет выглядеть так (рис. 130):
Рисунок 130. S-R триггер с ключами
На рис. 130 изображен тот же триггер, что и на рис129, но он использует подачу сигнала по входам, сокращая число линий. Если есть обращение к ячейкам, то ключ замкнут (режим обращения), если нет обращения – ключ разомкнут (режим хранения). Обращение идет от линии адреса (ЛА). Р^”1” и P^”0” могут быть использованы как для записи, так и для чтения.
ЗУ с однокоординатной выборкой (со словарной организацией)
Самая простая структура у ЗУ со словарной организации. Изображена на рис. 131.
Рис131. Структура ЗУ с однокоординатной выборкой
С помощью ключей производится доступ к триггерам, если они замкнуты.
Блок адресной выборки.
Рисунок 132. БАВ при ЗУ с однокоординатной выборкой
У каждого ЗЭ есть ключи к разрядной линии. При выборе данного адреса возбуждается некоторая разрядная линия, потом воздействуют на запоминающие устройства на i-ой линии.
Рисунок 133. Строчная организация ЗУ
Информация снимается по каждой строчке, которая задает ЛА. Линия эквивалентна накопителю. Задается всего лишь одна координата.
Целесообразно при применении в системах с организацией 10х1024.
ЗУ с двухкоординатной выборкой (с матричной организацией)
Для данного ЗУ нахождения информационного слова нужно задается номером строки и столбца (см. рис. 134).
Рисунок 134. Задание информационного слова в ЗУ с двухкоординатной выборкой
Рисунок 135. Структура ЗЭ с двухкоординатной выборкой
Связь осуществляется через 4 ключа. Управление производится от двух линий адресов: Х и У. Ключи К1 и К2 отвечают за Х, ключи К3 и К4 – за У. На пересечении срабатывает ЗЭ.
Адрес любая ячейки разбивается на 2 части: на старшие и младшие адреса. БАВ состоит из дешифраторов строк и столбцов и его можно изобразить следующим образом (см. рис. 136):
Рисунок 136. БАВ при ЗУ с двухкоординатной выборкой
ЗЯ=∑ЗЭ
На пересечении строк и столбцов содержится ЗЯ с ИC длиной n. ЗЭ соединены параллельно. Их отличие одного от другого состоит в том, что они подсоединяются к разным линиям ШД.
Предел по объему памяти составляет 1М бит (организация 1024х1024).
ЗУ с трехкоординатной выборкой (со страничной организацией)
Рис. 137. Задание информационного слова в ЗУ с трехкоординатной выборкой.
Предел по объему памяти составляет 1Г бит.
Трехкоординатная выборка осуществляется за счет сигнала обращения. Например, по двухкоординатной выборке организован 1 кристалл (куб). Самые старшие разряды используются для выработки сигнала обращения. Идет инициализация элемента памяти. А в ОЭП используется двухкоординатная выборка.
ЗУ с трехкоординатной выборкой называется ЗУ со страничной организацией, т.к. существуют страницы и к ним происходит обращение.
При увеличении объема увеличивается размер адреса. Значит, нужны методы, которые позволят увеличить емкость ЗУ.
Как увеличить ёмкость ЗУ при различных ситуациях?
ЗУ=∑ОЭП (память имеет организацию mxn), где m – число ИС, а n – длина ИС
1) mЗУ=mОЭП
nЗУ>nОЭП
nЗУ=L· nОЭП
Рисунок 138. Схема увеличения длины ИС в ЗУ
На все ОЭП поводят одновременно сигналы обращения, они инициализируют все ОЭП. На выходы подсоединяются к различным линиям ШД.
2) nЗУ=nОЭП
mЗУ>mОЭП
mЗУ=k·mОЭП (увеличиваем емкость в k раз)
Рисунок 139. Схема увеличения глубины ЗУ
Ко всем ОЭП подают один адрес. По старшим разрядам они различаются - посылают сигнал обращения на выбранный ОЭП. Тогда из этой ячейки данные будут считываться и поступать на ШД,
Посылается сигнал обращения и выбирается элемент памяти.
3) nЗУ>nОЭП
mЗУ>mОЭП
Применяются два перечисленных метода выше в совокупности.
далее вычислить координаты следующего адреса(СА)
)
- сигнал обращения.
- соответствует режиму записи.
- соответствует режиму чтения.
- вектор прерывания, по нему отыскивается начало прерывания программы.
подается Push(1) запись или Рор(0) – чтение.
Краткие обозначения:
РД – регистр данных Рис. 3 Структура памяти
Для данного ЗУ нахождения информационного слова нужно задается номером строки и столбца (см. рис. 134).
mЗУ>>mОЭП