RS- триггер 6 страница

3.10. Матричные умножители

Микросхемы множительных устройств появились в 80-х годах 20 столетия, когда достигнутый уровень интеграции позволил разместить в одном кристалле достаточно большое количество логических элементов.

Структура матричных умножителей тесно связана со структурой математических выражений, описывающих операцию умножения.

Пусть имеются два целых двоичных числа без знаков A_m=a_m-1…a₀ и B_n=b_n-1…b₀. Их перемножение выполняется по известной схеме «умножения столбиком». Если числа четырехразрядные, т.е. m=n=4, то

Произведение выражается числом P_m+n-1=p_m+n-1 p_m+n-2… p₀. Члены a_ib_j, где i=0… (m-1) и j=0… (n-1) вырабатываются параллельно во времени конъюнкторами. Их сложение в столбцах, которое можно выполнять разными способами, составляет основную операцию для умножителя и определяет почти целиком время перемножения.

Матричные перемножители могут быть просто множительными блоками (МБ) или множительно-суммирующими (МСБ), при этом последние обеспечивают удобство наращивания размерности умножителя.

МСБ реализуют операцию P=A_m×B_n+ C_m×D_n, т.е. добавляют к произведению два слагаемых: одно разрядности m, совпадающего с разрядностью множимого, другое разрядности n, совпадающей с разрядностью множителя.

Рис.3.27 Схема множительно-суммирующего блока для четырёхразрядных сомножителей (а), обозначение одноразрядного сумматора для данной схемы

Множительно-суммирующий блок для четырехразрядных операндов без набора конъюнкторов, вырабатывающих члены вида a_ib_j, показан на

рис. 3.27,а, где для одноразрядного сумматора принято обозначение

(рис. 3.27,б).

Максимальная длительность умножения – сумма задержек сигналов в конъюнкторах для выработки членов a_ib_j и задержки в наиболее длинной цепочке передачи сигнала в матрице одноразрядных сумматоров, равной 2n-1 (m+n-1 в общем случае). Таким образом, t_МСБ=t_K+(2n-1)t_SM.

Построение умножителей большей размерности из умножителей меньшей размерности на основе МСБ предполагает нахождение частичных произведений и дальнейшее их сложение с учётом взаимного положения (сдвига одного относительно другого).

3.11 Постановка и методы решения задач синтеза комбинационных узлов

3.11.1 Синтез комбинационных узлов

В задачу синтеза любых цифровых схем, в том числе и комбинационных, входит построение принципиальной схемы устройства, реализующего заданные условия его работы с учетом заданного базиса элементов. Задание комбинационного узла сводится к заданию тех функций, которые он должен реализовать. Число функций определяется только числом выходов разрабатываемого комбинационного узла.

Процесс синтеза КУ состоит из 2-х этапов:

1. Абстрактный синтез, который включает:

Ø формирование задачи, словесное описание функций устройства, определение типа устройства;

Ø описание устройства на формализованных языках: таблица истинности, карта Карно, аналитическое выражение и т.д.;

Ø минимизация булевых функций;

Ø построение логической схемы устройства.

2. Схемный синтез, в процессе которого осуществляется:

Ø переход в требуемый базис;

Ø построение принципиальной схемы;

Ø разработка монтажной схемы;

Ø изготовление устройства и его испытания.

По завершении испытаний и анализа их результатов может потребоваться корректировка схемы. Завершается синтез подготовкой технической документации.

В практике проектирования ЭВМ накоплен огромный опыт по синтезу различных схем. Общая постановка задачи структурного синтеза комбинационных схем (КС) заключается в построении оптимального проектируемого устройства, моделирующего закон функционирования цифрового устройства без памяти, представленного одной булевой функцией или системой булевых функций.

Существует множество способов задания законов функционирования цифровых устройств комбинационного типа, но чаще всего для этого пользуются таблицами функционирования (таблицами истинности), задающими значения искомых функций на всех наборах входных аргументов. От таблицы истинности легко перейти к искомой функции в совершенной дизъюнктивной нормальной форме (СДНФ). Для этого составляется логическая сумма тех наборов аргументов, на которых функция принимает единичное значение. Например, для подлежащей воспроизведению функции четырех аргументов, заданной в табл. 3.11, получим:

Таблица 3.11 Таблица истинности функции четырёх переменных

Дальнейшие действия зависят от средств реализации функций, к которым в современной схемотехнике относятся:

- логические блоки, собираемые из логических элементов некоторого базиса;

- универсальные логические блоки на основе мультиплексоров;

- логические блоки табличного типа;

- логические блоки в виде последовательности матриц элементов И и ИЛИ.

Синтез КС на логических блоках является самым традиционным и изученным. В этом случае абстрактный синтез КС содержит следующие этапы:

- минимизация логических функций;

- переход к заданному логическому базису.

Минимизация – это такое преобразование логических функций, которое упрощает их в смысле заданного критерия. Исторически первым критерием было стремление минимизировать число логических элементов в схеме (элементы были наиболее дорогими компонентами), что приводит к критерию сложности схемы в виде числа букв в реализуемых выражениях. Для минимизации по этому критерию разработано несколько методов, в их числе как аналитические, основанные на преобразованиях математических выражений, так и графические, основанные на применении специальных карт (карты Карно, диаграммы Вейча), удобных в использовании, если число аргументов функции не превышает 6.

Переход к заданному логическому базису от исходных выражений, которые получают в булевом базисе И, ИЛИ, НЕ, основан на применении закона двойственности (дуальности, теоремы де-Моргана).

К примеру, для перехода к базису И-НЕ функции необходимо выполнить следующее преобразования: . Как видим, в исходном представлении функции присутствовали как конъюнкции и , так и их дизъюнкция. В преобразованном выражении присутствуют только конъюнкции с инверсиями. Это означает, что для реализации не преобразованной функции потребуются 2 логических элемента «И» и 1 «ИЛИ», а для преобразованной – 3 ЛЭ «И-НЕ».

Различные методы выполнения абстрактного синтеза КС на базе логических блоков и на основе мультиплексоров были использованы ранее в этом разделе при рассмотрении наиболее распространённых комбинационных узлов, выпускаемых в виде микросхем – шифраторов, компараторов, мультиплексоров и т.д.

Для синтеза КС на основе логических блоков табличного типа обязательно необходимо чтобы функция была представлена в СДНФ. Дело в том, что табличный блок представляет собою память, в которой имеется столько ячеек, сколько необходимо для хранения всех значений функций, т.е. 2^m, где m – число аргументов функций. При этом, набор аргументов является адресом той ячейки, в которой хранится значение функции на данной наборе (0 или 1). СДНФ как раз и содержит все адреса, по которым нужно хранить единичные значения функции. Если функция выражена в какой-либо сокращенной форме, то следует перевести ее в СДНФ. Для этого конъюнктивные члены, не содержащие переменной , умножаются на равную единице дизъюнкцию . К примеру, функция вида после умножения на и , а на примет вид:

или, опустив знак конъюнкции - .

Блок памяти для воспроизведения функции m переменных имеет вид, представленный на рис. 3.28.а. Если требуется воспроизвести n функций, то в каждой ячейке нужно будет хранить бит (по одному биту для каждой функции), и блок памяти должен быть организован так, как показано на рис. 3.28.б.

Если размерность блоков табличного типа такова, что не позволяет получить искомую функцию с помощью одного блока, т.е. число входов блока памяти меньше числа аргументов функции, то появляется необходимость решения сложной задачи выражения искомой функции через подфункции с меньшим числом аргументов.

Рис. 3.28 Блоки памяти для воспроизведения одной (а) и нескольких (б) логических функций

В случае реализации проекта на логических блоках в виде последовательно включенных матриц элементов И и ИЛИ либо их эквивалентов в другом базисе, то исходную СДНФ можно минимизировать, если, конечно возникает такая необходимость. Логические блоки с матрицами И и ИЛИ воспроизводят системы переключательных функций и имеют параметры: число входов, выходов и термов. Число входов (аргументов воспроизводимых функций) и число выходов (самих функций) от формы выражения функций не зависят и предопределены заданием. Число термов (имеются в виду конъюнктивные термы) зависит от формы представления функций системы. Если число термов при данной форме представления функции превышает возможности логического блока, то возникает вопрос о минимизации функции. Целью минимизации будет сокращение числа конъюнктивных термов в данной системе функций, т.е. поиск кратчайших дизъюнктивных форм. Практически это сводится к поиску минимальных дизъюнктивных нормальных форм (МДНФ) и отбору среди них вариантов с достаточно малым числом термов. Как только находится форма с достаточно малым числом термов, поиск других форм можно прекратить, т.к. дальнейшее уменьшение числа термов системы эффекта не даст: сложность аппаратных средств воспроизведения системы не уменьшится. Разумеется, речь идет о реализации на уже выбранных средствах, а не о том, что могут быть применены иные логические блоки – того же типа, но иной размерности.

3.11.2 Основные факторы, которые должны быть учтены при построении принципиальных схем

Из этапов схемного синтеза комбинационных узлов далее более детально рассмотрим этап построения принципиальных схем, т.к. этап перехода в требуемый базис в зависимости от средств реализации функций, примененных при проведении абстрактного синтеза, уже либо выполнен в процессе абстрактного синтеза, либо вообще не требуется потому, что в качестве таких средств реализации выбраны ИС более высокой степени интеграции. Что касается разработки монтажной схемы, изготовления устройства и его испытания, то это вопросы, относящиеся к компетенции конструкторов и непосредственно изготовителей, поэтому в процессе освоения данной дисциплины рассматриваться не будут.

В первую очередь в процессе схемного синтеза на этапе разработки принципиальных схем необходимо обратить внимание на соблюдение выполнения следующих основных параметров используемых в проекте ИС.

3.11.2.1 Питающие напряжения ИС

Питающие напряжения ИС, которые, в случае применения в проекте различных серий, могут быть разными для выбранных ИС. С целью достижения минимальной стоимости проекта необходимо добиваться минимального количества питающих напряжений, либо принять необходимые меры, таких, как введение в принципиальную схему специальных электронных устройств, позволяющих получать из одного питающего напряжения (к примеру, +12 В), требуемых для функционирования всех ИС (к примеру, +6 В и 3.3 В).

3.11.2.2 Уровни логических сигналов

Уровни логических сигналов для представления лог. «0» и лог. «1», в случае применения ИС разных серий. В данном случае речь идет об электрической совместимости цифровых схем,суть которой заключается в обеспечении согласованности полярности и уровней напряжений логического “0” и логической “1”.

3.11.2.3 Нагрузочная способность

Нагрузочная способность (коэффициент разветвления по выходу). Коэффициент разветвления по выходу (К_раз) показывает на какое количество логических входов может быть одновременно нагружен выход данного логического элемента. Обычно К_раз для наиболее часто используемых серий равен 10. Иногда вместо К_раз задается предельно допустимое значение выходного тока логического элемента в состоянии «0» или «1».

При построении КУ может оказаться, что выход k-го логического элемента нагружен n > К_раз входов других ЛЭ (рис. 3.29,а). Это означает, что k-й логический элемент перегружен и необходимо принять меры, устраняющие указанное явление. Существуют два способа обеспечения заданного К_раз:

· использование дополнительных развязывающих усилителей;

· дублирование перегруженного элемента.

Схема с использованием дополнительных развязывающих усилителей представлена на рис. 3.29,б. Количество p дополнительных усилителей, необходимых для обеспечения заданного К_раз, определяется по формуле:

p > (n - К_раз) / (К_раз - 1)

Недостаток рассматриваемого способа в том, что в цепь распространения сигнала вносится дополнительная задержка, что не всегда допустимо.

Схема с использованием дублирования перегружаемого элемента представлена на рис. 3.29,в. Количество p дополнительных элементов, выполняющих ту же функцию, что и k-й элемент, определяется по формуле: p > К_раз.

При таком способе обеспечения К_раз дополнительная задержка не вносится, но увеличивается нагрузка на элементы, формирующие сигналы и , что может привести к перегрузке этих элементов и введению дополнительных элементов для обеспечения заданного К_раз.

Рис. 3.29. Способы обеспечения требуемого К_раз.

3.11.2.4 Коэффициент объединения по входу

Коэффициент объединения по входу (К_об) определяет максимально возможное число входов логического элемента, иными словами, функцию скольких переменных может реализовать этот элемент. Обычно К_об принимает значение от 2 до 4, реже К_об= 8. Увеличение числа входов связано с усложнением схемы элементов и приводит к ухудшению других параметров – помехоустойчивости, быстродействия и т.д.

Представлению функции в виде ДНФ соответствует двухуровневая КС (если считать, что на ее вход могут поступать как прямые так и инверсные входные сигналы), на первом уровне которой элементы И, а их выходы объединяются на втором уровне элементом ИЛИ. Такое построение КС обеспечивает ее максимальное быстродействие, так как ранг схемы минимален. Однако, не всегда возможно на первом уровне и, особенно, на втором выбрать логические элементы с требуемым К_об, т.к. может оказаться, что ЛЭ с таким К_об не выпускаются промышленностью. В этом случае необходимо с помощью нескольких элементов с меньшим К_обполучить эквивалент с большим К_об либо, что предпочтительней, преобразовать БФ, перейдя от ДНФ к скобочной форме. Этот переход сопровождается уменьшением К_об логических элементов, требуемого для построения схемы. Осуществить такой переход можно с помощью факторного алгоритма, суть которого рассмотрим на примере.

Пусть задана некоторая булева функция в виде:

Для реализации этой функции по приведенному выражению необходимо использовать 3 логических элемента 4И, один логический элемент 5И и один логический элемент 4ИЛИ.

С помощью факторного алгоритма получим скобочную форму для заданной функции. Для этого обозначим все конъюнкции буквами:

,

и будем рассматривать их как некоторые множества. Находим попарные пересечения множеств:

, , , , , .

Полученные пересечения показывают общие части отдельных конъюнкций. Выбираем пересечение, которое имеет наибольшую длину (если такое отсутствует, то выбирают то, которое чаще всего встречается). В данном случае это . Поэтому из конъюнкций А и В выносим общую часть. Тогда имеем:

.

Обозначим F = и находим пересечения:

, ,

Следовательно, для исходной функции имеем:

.

Обозначим ,

Пересечение. Следовательно, окончательно имеем:

Для реализации функции по последнему выражению необходимо 5 элементов 2И, 1 элемент 3И и 3 элемента 2ИЛИ (рис. 3.30).

Рис. 3.30 Функциональная схема, полученная на основании

факторного алгоритма

Как видно из полученной схемы, для ее реализации необходимы элементы с К_об = 2 или 3 (в отличие от исходной схемы с К_об = 4 или 5). Однако ранг схемы увеличился до 7, что приводит к увеличению задержки срабатывания схемы.

3.11.2.5 Быстродействие

На такой параметр, как быстродействие проектируемой схемы оказывает существенное влияние два фактора: задержка, вносимая каждым элементом ИС, участвующим в функционировании этой схемы и количество последовательно подключенных таких элементов в цепи формирования выходного сигнала. Если существует несколько параллельно соединенных последовательных цепей, участвующих в формировании выходного сигнала, то быстродействие схемы вычисляется по значению задержки той последовательной цепочке, которая вносит максимальную задержку. Помимо этого, на быстродействие цифровой схемы определяется еще и задержками в цепях соединений между ИС, входящими в проектируемую схему. Значение этих задержек зависит от длины проводников, их взаимного расположения и расстояния между ними. С учетом того, что эти параметры определяются на этапе разработки монтажной схемы и изготовления устройства, и, если предполагается эксплуатация разрабатываемого устройства на частотах, близких к максимально допустимым, необходимо на этих этапах разработки принимать необходимые меры по минимизации такого типа задержек.

3.11.2.6 Помехоустойчивость

Помехоустойчивость – это параметр, определяющий уровень значений импульсных помех, возникающих в цепях ЦУ питания в процессе его работы.

Типовой проблемой в данном случае является, в частности, наличие токовых импульсов в цепях питания ИС, которые создаются сквозными токами выходных каскадов типа и токами перезаряда емкостей.

Импульс сквозного тока переключающего ЛЭ1 (рис. 3.31,а) I_СКВ протекает через транзисторы выходного каскада, условно изображенные замкнутыми ключами, от источника питания U_CC на общую точку схемы GND через линии, имеющие полные сопротивления Z_CC и Z_GND. Главную часть сопротивлений составляют индуктивности линий, на которых выделяются напряжения U_L=Ldi/dt. Протекание сквозного тока создает на линии питания отрицательный импульс, а на линии общей точки («земли») – положительный.

Эти импульсы воздействуют на подключенный вблизи элемента ЛЭ1 элемент ЛЭ2. Если, как показано на рисунке, ЛЭ2 находится в состоянии лог. «0», то его выход через насыщенный транзистор выходного каскада, отображаемый замкнутым ключом, связан с линией GND, следовательно, импульс с этой линии попадает на выход ЛЭ2. При единичном состоянии элемента ЛЭ2 на его выход пройдет отрицательный импульс помехи с линии источника питания.

Рис. 3.31. Схемы, поясняющие процесс возникновения импульсных помех при переключении ЦЭ (а), и пути протекания сквозного тока при наличии в схеме фильтрующего конденсатора (б)

Для борьбы с этими опасными помехами нужны «хорошая земля» и фильтрация напряжения питания. Качество «земли» улучшается конструктивными мерами, снижающими сопротивление Z_GND: шины «земли» делают утолщенными, нередко для их реализации на печатных платах отводят целые плоскости многослойных конструкций, систему заземления соединяют с несколькими выводами на входных разъемах, чтобы сократить пути прохождения токов в этой системе и уменьшить активное сопротивление на контактах разъемов.

Для шин питания схемы наряду с конструктивными методами борьбы с помехой применяют и схемотехнические:

- в цепи выходных каскадов добавляют небольшие сопротивления, ограничивающие сквозные токи и токи перезаряда емкостей,

- используют элементы с управляемой крутизной фронтов для уменьшения производных сигнальных напряжений и токов,

- применяют развязывающие каскады на выходах ИС для ограничения емкостных нагрузок на этих выходах,

- используют фильтрацию питающих напряжений.

Для фильтрации напряжений питания между линией U_CC и «землей» включают конденсаторы. Высокая эффективность этого метода борьбы с паразитными связями элементов через цепи питания связана со следующим обстоятельством. ЦУ питаются от высококачественных источников стабилизированного питания, внутреннее сопротивление которых достаточно мало. Однако цепи обратной связи этих источников инерционны и не успевают отрабатывать короткие импульсы помехи. Поэтому для коротких помех выходное сопротивление источника питания не обеспечивает того низкого уровня, которое оно имеет при статическом режиме работы ЦУ. Установка фильтрующих конденсаторов С_Ф создает путь (рис. 3.31,б), по которому замыкаются импульсы сквозного тока и токи перезарядки емкостей, минуя сопротивление U_CC. Естественно, конденсаторы должны иметь малое сопротивление для высокочастотных сигналов, поэтому для фильтрации выбирают те типы конденсаторов, которые имеют малые паразитные индуктивности. Рекомендации по числу, типу и емкости фильтрующих конденсаторов вырабатываются практикой и приводятся в руководящих материалах по применению конкретных типов ИС.

В завершении рассмотрения проблем борьбы с помехами следует сказать, что на практике диапазон допустимых значений этих помех находится в диапазоне 0,6-0,9 В.

3.11.2.7 Рассеиваемая мощность

Значениерассеиваемой мощности или мощности потребления ИС и другими элементами проектируемого ЦУ необходимо знать для того, чтобы сформулировать требования к источникам питания и конструкции теплоотводов. Применение теплоотводов необходимо в тех случаях, когда для поглощения рассеиваемой элементами схемы устройства мощности не достаточно ее естественного отбора. Необходимо помнить о том, что суммарная рассеиваемая мощность складывается из статической и динамической составляющих. И, если значение величины статической мощности можно получить из справочных данных на применяемые в схеме элементы, то значение динамической мощности, т.е. мощности, потребляемой элементами в процессе их переключения из одного состояния в другое, можно узнать только расчетным путем. При этом необходимо понимать, что основным параметром, определяющим уровень динамической мощности, является тактоваячастота работы ЦУ.

3.11.2.8. Использование элементов, имеющих выходы с третьим состоянием или с открытым коллектором

С учетом того, что при постановке задачи синтеза или в процессе абстрактного синтеза КУ в качестве базовых элементов могут быть выбраны цифровые элементы с открытым коллектором (стоком), открытым эмиттером (истоком) или с выходом, имеющим третье состояние (высокого импеданса), на этапе разработки принципиальных схем таких устройств необходимо учитывать особенности соединения входов и выходов этих элементов, а также их подключения к цепям питания. Помимо этого в разрабатываемом КУ необходимо предусмотреть схемное решение управления выдачей сигналов с этих элементов с целью недопущения одновременной выдачи в одну и ту же линию сигналов с выходов нескольких элементов схемы.