Дешифраторы (декодеры) – устройства для распознавания числа, поданного позиционным n-разрядным кодом. Дешифраторы относятся к преобразователям кодов. Дешифратор n-m выполняет функцию преобразования двоичного кода в унитарный код «1 из m», т.е. выполняет функцию, обратную шифратору. Для полного дешифратора m=2n, где m – порядковый номер выхода Yi дешифратора. В неполном дешифраторе число выходов m не соответствует 2n (m<2n).
В условном графическом обозначении (рис. 3.3,б) входы дешифратора обозначают их двоичными весами. Помимо информационных входов дешифратор обычно имеет один или более входов разрешения работы (EN). При наличии разрешения по этому входу, дешифратор работает описанным выше образом, при его отсутствии – все выходы дешифратора пассивны. Если входов разрешения несколько, то сигнал разрешения работы образуется как конъюнкция сигналов отдельных входов разрешения. Часто дешифратор имеет инверсные выходы. В этом случае только один выход имеет нулевое значение, а все остальные – единичное, а при запрещении работы на всех выходах будет присутствовать логическая единица. Функционирование полного дешифратора (n – m) описывается системой (3.3):
;
;
;
……………………………………………………;
.
Как следует из системы конъюнкции (3.3), каждому из m выходов полного дешифратора соответствует одна из 2n кодовых комбинаций (минтерм или макстерм) n - разрядного входного слова {Xn-1…X1 X0}.
В неполном дешифраторе есть некоторое число неиспользованных входных наборов.
Схемы полного или неполного дешифраторов так же, как и шифраторов, можно собрать по линейной или пирамидальной структуре.
Число выходов полного четырехразрядного дешифратора равно 16 (24=16). Полный дешифратор 4-16 описывается системой булевых функций (3.4):
На рисунке 3.3,а представлена схема функциональная полного дешифратора 4-16, функционирующего в соответствии с таблицей 3.3.
Рис. 3.3. Схема функциональная полного дешифратора 4-16 (а), условное графическое обозначение двоичного дешифратора 4-16 (б)
Таблица 3.3 Таблица истинности полного дешифратора 4-16
X3
X2
X1
X0
Yi
В случаях, когда необходимо создать дешифратор на большее число выходов на основе дешифраторов с меньшим числом выходов, используют принцип наращивания. Он заключается в том, что данные входы дешифраторов разбивают произвольным образом на группы, каждая из которых реализует свою группу логических функций.
На рисунке 3.4 приведено двухкаскадное соединение двух дешифраторов. Первый каскад работает при активных входах Х0, Х1, Х2иХ3 при условии, что Х4=0. Как только на входах дешифратора появится код , первый каскад закроется, т.к., откроется второй каскад, получающий через инвертор разрешающий уровень .
Дешифраторы используются в устройствах визуальной индикации, совместно со схемами ИЛИ их можно использовать для воспроизведения произвольных логических функций.
Линейные дешифраторы обеспечивают преобразование кода с минимальной задержкой и используются в наиболее быстродействующих цифровых схемах. Однако с ростом разрядности входного кода быстро возрастает нагрузка каждого из входов и количество корпусов интегральных микросхем (ИМС) для реализации дешифратора. Линейная структура обычно используется для построения дешифраторов с количеством входов ≤4.
Если число входов >4, то с целью уменьшения количества корпусов ИМС, дешифраторы выполняются по многоступенчатой схеме. Такие дешифраторы называются пирамидальными. Первой ступенью пирамидального дешифратора является простейший линейный дешифратор. Каждая последующая ступень, управляемая дополнительной входной переменной, позволяет удвоить количество выходов, т.е. k -ступенчатый полный пирамидальный дешифратор имеет число выходов N=2k+1, причем k=m-1 (при m=2 линейный и пирамидальный дешифраторы совпадают).
Преобразователи кодов применяют для преобразования двоичных кодов в двоичный дополнительный, двоично-десятичный, коды знаков русского или латинского алфавита, коды чисел любой системы счисления и наоборот.
Принцип построения преобразователей кодов рассмотрим на примере преобразования кода 8421 в код 2421. Обозначим переменные, соответствующие отдельным разрядам кода 8421, – Х4Х3Х2Х1, а кода 2421 – Y4Y3Y2Y1. В таблице истинности (табл. 3.4) приведено соответствие комбинаций обоих кодов.
Таблица 3.4 Таблица истинности преобразователя кода 8421 в код 2421
Каждая из переменных Y4,Y3,Y2,Y1 может рассматриваться функцией аргументов Х4, Х3, Х2, Х1 и, следовательно, представлена через эти аргументы соответствующим логическим выражением. Для получения указанных логических выражений, представим переменные Y4,Y3,Y2,Y1 таблицами истинности в форме карты Карно (рис.3.5)
Рис. 3.5. Карты Карно для преобразователя кода 8-4-2-1 в код 2-4-2-1
По картам Карно получаем минимальную форму логических выражений в базисе И, ИЛИ, НЕ (3.5) и, выполнив преобразования 3.5, воспользовавшись правилом де Моргана, получаем эти же выражения в базисе И-НЕ (3.6).
На рисунке 3.6 приведена логическая структура преобразователя кодов, построенная на элементах И-НЕ с использованием полученных логических выражений.
Рис. 3.6. Логическая структура преобразователя кода 8-4-2-1 в код 2-4-2-1 в базисе элементов И-НЕ
3.3. Синтез КС на основе дешифраторов
Дешифраторы со схемами ИЛИ можно использовать для воспроизведения произвольных логических функций. Действительно, на выходах дешифратора вырабатываются все конъюнктивные термы, которые только можно составить из данного набора аргументов. Логическая функция в совершенной дизьюнктивной нормальной форме (СДНФ) есть дизъюнкция некоторого числа таких термов. Собирая термы по схеме ИЛИ, можно получить любую функцию данного числа аргументов.
На рис. 3.7 в качестве примера показана схема выработки двух функций и . Такое решение может быть целесообразным при необходимости выработки нескольких функций одних и тех же аргументов. В этом случае для выработки дополнительной функции добавляется только один дизъюнктор. Заметим, что для проверки правильности схемы рис. 3.7 удобно перевести функции F1 и F2 в СДНФ.
Рис. 3.7 Схема выработки функций F1 и F2 с использованием дешифратора и схем ИЛИ
3.4. Мультиплексоры и демультиплексоры
Мультиплексор(коммутатор) – универсальное логическое устройство, на основе которого создают различные комбинационные и последовательные схемы, имеют один выход (Y1) и более одного входа и осуществляющее коммутацию под действием управляющих сигналов (Хk-1, Хk-2, …, Х1, Х0) одного из информационных входных сигналов (D0, D1, …, D2k-1) - на выход. Обычно 2k=n, где k и n – число управляющих и информационных входов соответственно. Код, поступающий на управляющие входы, определяет один из информационных входов, значение переменной которого передаётся на выход Y1.
C помощью мультиплексоров осуществляется разделение во времени информации, поступающей по разным каналам. Часто используются для преобразования параллельного кода в последовательный, в делителях частоты, триггерных и сдвигающих устройствах и пр.
Набор сигналов, поступающих на управляющие входы, задаёт двоичное число вида:
, (3.7)
где Хi* =(0,1)- значение сигнала на входе Хі. Выходной сигнал мультиплексора повторяет сигнал информационного входа D с номером Х*.
Функция, реализуемая мультиплексором, может быть представлена в виде
++…+
+ = +++…+, (3.8)
где Rj –конъюнкция, равная 1 на наборе значений переменных Хk-1,
Хk-2,…,Х0 c номером j (т.е. на наборе, представляющем в двоичном виде число j).
Таблица истинности, описывающая работу мультиплексора, имеющего n=8 информационных и k=3 управляющих входов имеет вид, представленный в табл. 3.5. Часто мультиплексоры строятся с использованием элемента типа И-ИЛИ для коммутации сигналов и дешифратора для управления коммутацией. На рис. 3.8 представлена схема функциональная мультиплексора с двумя управляющими входами Х0, Х1 и его условное графическое обозначение.
Рис. 3.8. Схема функциональная четырёхканального мультиплексора с двумя управляющими входами (а) и его условное графическое обозначение (б)
Если необходимо расширить число входов, то используется каскадное включение мультиплексоров. На рисунке 3.9 приведена схема мультиплексора с четырьмя входами, построенного на основе двухвходовых мультиплексоров.
Демультиплексор – комбинационная схема, выполняющая функцию, обратную функции мультиплексора, т.е. это комбинационная схема, имеющая один информационный вход (D1), n информационных выходов (Y0, Y1, Yn-1), и k управляющих входов (Xk-1, Xk-2, … X1, X0). Обычно, также как и у мультиплексоров, 2k=n. В зависимости от кода k на управляющих входах сигнал с единственного информационного входа выдаётся на один из n выходов.
Демультиплексоры часто используются для преобразования последовательного кода в параллельный.
Работа демультиплексора описывается логическими уравнениями (3.10):
……………………………
Таблица истинности, описывающая работу демультиплексора при n=8, k=3, представлена таблицей 3.6.
Таблица 3.6 Таблица истинности демультиплексора при n=8, k=3
D1
X2
X1
X0
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
В качестве демультиплексоров могут использоваться дешифраторы – демультикомплексоры.
На рисунке 3.10 представлена схема функциональная демультиплексора с четырьмя информационными выходами и двумя управляющими входами и его условное графическое изображение.
Рис. 3.10. Схема функциональная демультиплексора с прямыми управляющими входами (а) и его условное графическое изображение (б)
Для наращивания числа выходов демультиплексора используют каскадное включение демультиплексоров. На рисунке 3.11 приведена схема демультиплексора с шестнадцатью выходами на основе демультиплексоров с четырьмя выходами.
Функции демультиплексоров сходны с функциями дешифраторов. Дешифратор может рассматриваться как демультиплексор, у которого информационный вход поддерживает напряжение выходов в активном состоянии, а адресные входы выполняют роль входов дешифратора.
3.5. Шинные формирователи
Мультиплексоры предназначены для объединения нескольких выходов в тех случаях, когда заранее известно количество выходов, которые нужно объединять. Часто это неизвестно. Более того, часто количество объединяемых микросхем изменяется в процессе эксплуатации устройств. Наиболее яркий пример - это компьютеры, в которых в процессе эксплуатации изменяется объем оперативной памяти, количество портов ввода-вывода, количество дисководов. В таких случаях невозможно для объединения нескольких выходов воспользоваться логическим элементом "ИЛИ". Одним из вариантов решения этой проблемы является использование микросхем, имеющих выходы с открытым коллектором. Недостатком такого объединения нескольких микросхем на один провод является низкая скорость передачи информации, обусловленная затягиванием переднего фронта.
Эта проблема исчезает, если для объединения выходов применить элементы, имеющими выходы с тремя состояниями. Такие элементы называются шинными формирователями.
Основное назначение шинных формирователей – увеличение нагрузочной способности шин в микропроцессорных и других цифровых устройствах, отключение источников и приемников информации от шин за счет наличия третьего состояния, обеспечение двунаправленного обмена информацией.
На рис. 3.12,б представлена функциональная схема шинного формирователя (ШФ) на микросхеме К589АП16, представляющая собой четырехбитную двунаправленную схему, каждая линия которой содержит две логические схемы И с мощным выходом и тремя логическими состояниями. С одной стороны входы и выходы схем И объединены (DB1…DB4) и используются для интерфейса формирователя со схемами, совместимыми с ТТЛ. С другой стороны входы DI1…DI4 и выходы DO1…DO4 разделены для максимальной гибкости использования кристалла.
Назначение входов и выходов кристалла следующие: DI1…DI4 –информационныевходы, DO1…DO4 – информационные выходы, DB1…DB4 – информационные входы-выходы реверсивной передачи информации; CS – выбор кристалла; BS – вход управления передачей информации. Если внимательно посмотреть на представленную функциональную схему шинного формирователя, то нетрудно рассмотреть, что данная схема представляет собой мультиплексор с двумя входами: DI и DB, выходомDOи управляющим сигналом BS. Режимы работы ШФ К589АП16 сведены в таблице 3.7.
Рис. 3.12. Условное обозначение (а) и функциональная схема (б) шинного формирователя К589АП16
;
;
;
.
, первый каскад закроется, т.к.
, откроется второй каскад, получающий через инвертор разрешающий уровень 
.
и 
. Такое решение может быть целесообразным при необходимости выработки нескольких функций одних и тех же аргументов. В этом случае для выработки дополнительной функции добавляется только один дизъюнктор. Заметим, что для проверки правильности схемы рис. 3.7 удобно перевести функции F1 и F2 в СДНФ.
, (3.7)
+
+…+
= 
+
+
+…+
, (3.8)
