RS- триггер 3 страница

При использовании элементов с ОК в магистрально-модульных структурах требуется разрешать или запрещать работу того или иного элемента. Для элементов типа ТС это делалось с помощью специального сигнала ОЕ. Для элементов типа ОК в качестве входа ОЕ может быть использован один из обычных входов элемента. Если речь идет об элементе И-НЕ, то, подавая лог. «0» на любой из входов, можно запретить работу элемента, поставив его выход в разомкнутое состояние независимо от состояния других входов. Лог. «1» на этом входе разрешит работу элемента.

Положительными свойствами элементов с ОК при работе в магистрально-модульных системах является их защищенность от повреждений из-за ошибок управления, приводящих к одновременному подключению к магистрали нескольких элементов, а также возможность реализации дополнительных операций монтажной логики. Недостатком таких элементов является большая задержка переключения из лог. «0» в лог. «1». При этом переключении происходит заряд выходной емкости сравнительно малым током, протекающим через резистор R, сопротивление которого нельзя сделать слишком малым, т.к. это приведет к большим токам выходной цепи в статике при насыщенном состоянии выходного транзистора. Значение сопротивления резистора R проектировщик при работе с элементами типа ОК выбирает с учетом требуемого быстродействия схемы и потребляемой ею мощности. При этом, выбор значения сопротивления, близкого к минимально допустимому позволит достичь максимального быстродействия, а к максимально допустимому – к минимальной мощности потребления.

Выход с открытым эмиттером характерен для элементов типа ЭСЛ

( эмиттерно-связанная логика). Для работы на магистраль такие элементы не используются. Возможность соединять друг с другом выходы с открытым эмиттером при объединении эмиттерных резисторов в один общий резистор приводит к схеме, используемой при построении логических схем для получения дополнительной операции монтажной логики (рис. 2.7).

Рис. 2.7. Схема выходного цепи элемента с открытым эмиттером

Элементы ЭСЛ имеют противофазные выходы, на одном из которых реализуется функция ИЛИ, на другом – ИЛИ-НЕ. Соединяя прямые выходы нескольких элементов, получают расширение по ИЛИ (входные элементы нескольких элементов образуют единую дизъюнкцию). Соединяя инверсные выходы, получают операцию И-ИЛИ относительно инверсных входных переменных т.к. при этом:

.

Соединяя прямой выход одного элемента с инверсным выходом второго элемента, можно получить функцию вида:

.

2.4. Системы (серии) логических элементов и их основные характеристики

При построении КС устройств вычислительной техники используются различные логические элементы, которые должны согласоваться по входным и выходным сигналам, напряжению питания и т.д. Для этой цели логические элементы объединяют в серии.

Серией (системой, комплексом) логических элементов ЭВМ называется предназначенный для построения цифровых устройств функционально полный набор логических элементов, объединяемый общими электрическими, конструктивными и технологическими параметрами, использующий одинаковый способ представления информации, одинаковый тип межэлементных связей. Система элементов чаще всего избыточна по своему функциональному составу, что позволяет строить схемы более экономичные по количеству использованных элементов.

В состав серии входят элементы для выполнения логических операций, запоминающие элементы, элементы, реализующие функции узлов ЭВМ, а также специальные элементы для усиления, восстановления и формирования сигналов стандартной формы.

Конструктивно логические элементы представляют собой микроминиатюризированые интегральные электронные схемы (микросхемы), сформированные в кристалле кремния с помощью специальных технологических процессов.

В большинстве современных серий элементов имеются микросхемы малой степени интеграции (ИС до 100 элементов на кристалле), средней степени (СИС – до 1000 элементов на кристалле), большой степени интеграции (БИС – до 10000 элементов на кристалле) и сверхбольшой степени интеграции (СБИС – более 10000 элементов на кристалле). Логические элементы в виде ИС реализуют совокупность простых логических операций: И, ИЛИ, И-ИЛИ, И-НЕ, ИЛИ-НЕ и т.д. Логические элементы на СИС и БИС реализуют узлы ЭВМ, на СБИС – микроЭВМ.

Основными параметрами серии логических элементов являются:

Ø питающие напряжения и сигналы для представления лог. «0» и лог. «1»;

Ø коэффициенты объединения по входу;

Ø нагрузочная способность (коэффициент разветвления по выходу);

Ø помехоустойчивость;

Ø рассеиваемая мощность;

Ø быстродействие.

Серия элементов характеризуется количеством используемых питающих напряжений и их номинальными значениями. Обычно лог. «0» соответствует низкий уровень напряжения, а лог. «1» – высокий. Для наиболее часто используемых серий напряжение питания составляет +5В, уровень логической единицы 2,4-5В, уровень логического 0 – 0-0,4В.

Коэффициент объединения по входу (К_об) определяет максимально возможное число входов логического элемента, иными словами, функцию скольких переменных может реализовать этот элемент. Обычно К_об принимает значение от 2 до 4, реже К_об= 8. Увеличение числа входов связано с усложнением схемы элементов и приводит к ухудшению других параметров – помехоустойчивости, быстродействия и т.д.

Коэффициент разветвления по выходу (К_раз) показывает на какое количество логических входов может быть одновременно нагружен выход данного логического элемента. Обычно К_раз для наиболее часто используемых серий равен 10. Иногда вместо К_раз задается предельно допустимое значение выходного тока логического элемента в состоянии «0» или «1».

Помехоустойчивость – это способность элемента правильно функционировать при наличии помех. Она определяется максимально допустимым напряжением помехи, при котором не происходит сбоя в его работе. Обычно это напряжение порядка 0,6-0,9 В.

Быстродействие логических элементов является одним из важнейших параметров и характеризуется временем задержки распространения сигнала. Этот параметр существенно зависит от технологии изготовления микросхем и лежит в диапазоне от единиц до сотен наносекунд.

Сравнительные характеристики наиболее употребляемых серий логических элементов приведены в табл.2.1., где в первой колонке приведены зарубежные обозначения серий, во второй – отечественные.

2.5 Контрольные вопросы

1. Назовите элементы, из которых состоит Булева алгебра.

2. Дайте определение простейшим логическим функциям Булевой алгебры.

3. Перечислите формы задания Булевых функций.

4. Дайте определение и приведите пример табличной формы задания Булевой функции.

5. В чём отличие числовой и аналитической форм задания Булевых функций.

6. Дайте пример координатной формы задания Булевой функции.

7. Запишите основные законы Булевой алгебры.

8. Чем отличается положительная логика от отрицательной.

9. Чем отличаются различные типы выходных каскадов логических элементов.

10. Что такое операции монтажной логики.

11. Что называется серией логических элементов.

12. Перечислите основные параметры серии логических элементов.

13. Дайте определение коэффициента разветвления по выходу.

Тема 3. Схемотехника комбинационных узлов

Лекция 3

3.1 Общие сведения

Под комбинационными понимают узлы, не содержащие элементов памяти. В таких узлах всякое изменение состояния входных сигналов вызывает соответствующее изменение выходных сигналов с задержкой, определяемой длительностью переходных процессов в данном узле. В общем случае комбинационный узел (КУ) содержит несколько входов и несколько выходов. Поведение комбинационного узла описывается функциями алгебры логики (булевыми или логическими функциями). При этом для каждого выхода можно определить соответствующую булеву функцию, которая полностью определяет поведение комбинационного узла по данному выходу без учёта задержки распространения сигнала, то есть для идеального узла.

Время задержки сигнала по каждому выходу может быть разным. Время задержки зависит и от того, какой входной сигнал изменением своего состояния привёл к соответствующему изменению данного выходного сигнала.

Поведение комбинационного узла может быть задано таблицей истинности, в которой каждой комбинации значений входных сигналов ставится в соответствие значение каждой выходной переменной. Входные переменные будем обозначать буквой X с соответствующим индексом, а выходные - буквой Y с соответствующим индексом. По известной таблице истинности можно для каждого выхода составить соответствующую булеву функцию. Количество комбинационных узлов, которые можно синтезировать, огромно даже при достаточно небольшом числе входных переменных. Но практике в большинстве случаев не требуется собственно разработки нового комбинационного узла, а достаточно ограничиться применением известных схемных решений, реализованных в виде микросхем. Достаточно лишь разумно использовать стандартные микросхемы.

Выделим следующие комбинационные узлы, которые реализованы в виде

микросхем: дешифраторы и шифраторы, мультиплексоры и демультиплексо-ры, шинные формирователи, компараторы цифровых сигналов, сумматоры, арифметико-логические устройства и умножители.

3.2. Шифраторы, дешифраторы и преобразователи кодов: назначения, виды, функционирование, принципы построения

Шифраторы (кодеры) – устройства, предназначенные для преобразования алфавитно-цифровой информации, поданной унитарным n-разрядным кодом в эквивалентный двоичный m-разрядный код. Особенностью унитарного кода является активное состояние только одной переменной X_i входного набора {X_n-1…X₁ X₀}, порядковый номер i которой подлежит кодированию. Т.е. шифратор n-m – это преобразователь унитарного кода «1 из n» в двоичный (параллельный) код, у которых число выходов m однозначно связано с числом входов n как 2^m. При n =2^m используется полный набор выходных двоичных комбинаций Y_i. Такой шифратор называется полным. Например, шифратор 8-3 полный, т.к. он реализует полный набор возможных комбинаций переменных X_i(n=8) в полный выходной набор Y_i(m=3) как 2³=8.

В неполном шифраторе число входов n не соответствует числу всех возможных выходных комбинаций 2^m (n <2^m), что соответственно создает некоторое число неиспользованных выходных наборов. Примером неполного шифратора является шифратор 10-4, используемый для кодирования десятичных чисел в двоичный код (8-4-2-1).

При синтезе полного (неполного) шифратора достаточно реализовать в заданном базисе систему логических функций Y_i, которые создают на его m выходах слово {Y_m-1 …Y₁ Y₀}. Например, полный шифратор 8-3 описывается таблицей истинности (табл. 3.1) и системой логических функций:

;

; (3.1)

.

Таблица 3.1 Таблица истинности полного шифратора 8-3

Из системы логических функций следует, что шифратор 8-3 реализуется в базисе ЛЭ 4ИЛИ (рис. 3.1). Y₀ - выход младшего разряда весом 2⁰, Y₁ - 2¹ и Y₂ – выход старшего разряда весом 2².

Неполный шифратор реализуется аналогично полному, однако, отсутствуют те наборы переменных, которые не используются при кодировании. В шифраторе 10-4 неиспользованных выходных наборов будет 2⁴-10=6 – Y_i:{1010}, {1011}, {1100}, {1101}, {1110}, {1111}.

Приведенный на рис. 3.1 шифратор – линейный, все ЛЭ присоединяются к одной общей шине (линии). Для реализации линейного шифратора необходимо иметь многовходовые ЛЭ. Переменная X₀ не задействована (табл. 3.1). Это означает, что при любом сигнале на входе X₀ на выходе шифратора не будет никаких изменений.

Рис. 3.1. Схема функциональная полного шифратора

Меньшим быстродействием кодирования обладают пирамидальные шифраторы, построенные по принципу использования однотипных, например, двухвходовых ЛЭ 2И-НЕ. Структурная схема таких шифраторов похожа на пирамиду. Число ЛЭ не зависит от разрядности m кодированного слова.

В линейных и пирамидальных шифраторах реализуется обязательное соответствие выходного m-разрядного кода одному активному входу. Чтобы шифратор реагировал только на один из нескольких активных входов, его схему строят по приоритетному принципу.

В приоритетном шифраторе выходной код всегда соответствует тому активному входу, который имеет наибольший номер набора. Например, на выходе приоритетного шифратора при активных входах Х₁, Х₂, Х₄ появится код {100}, что соответствует переменному Х₄ (активные входы Х₁ и Х₂ игнорируются).

Рис.3.2. Условное графическое изображение полного (а) и приоритетного (б) шифраторов

В промышленных сериях элементов имеются шифраторы приоритета для восьмиразрядных и десятиразрядных слов. Функционирование восьмиразрядного приоритетного шифратора описывается таблицей истинности (табл. 3.2).

Таблица 3.2 Таблица истинности восьмиразрядного приоритетного

шифратора

Таблица 3.2 характеризует работу приоритетного шифратора при всех возможных комбинациях сигналов. На рисунке 3.2,б показано его условное графическое изображение, сигнал EI – разрешение работы шифратора; ЕО – сигнал, вырабатываемый на выходе шифратора при отсутствии запросов на его входах, служит для разрешения работы следующего (младшего) шифратора при наращивании размерности шифраторов; G – сигнал, отмечающий наличие запросов на входе; Х₀…Х₇ – запросы на входах; Y₂…Y₀ – значения разрядов выходного двоичного кода, формируемые по номеру старшего активного запроса. Все перечисленные сигналы формируются при условии ЕI=1 (работа разрешена). При ЕI=0 независимо от состояния входов запросов все выходные сигналы становятся нулевыми.

Из таблицы 3.2 можно записать выражения для Y₂, Y₁, Y₀, EO и G:

(3.2)

;

+++++++.

Линейные шифраторы используются для передачи информации в интерфейсных устройствах, при сжатии информации, передаваемой с помощью малого числа линий связи.

Приоритетные шифраторы могут использоваться для цифро-аналогового и аналого-цифрового преобразования, а также для реализации приоритетного кодирования и прерывания в микропроцессорной схемотехнике.