Перехід ключа з положення «розімкнуто» (стан лог.1) у положення «замкнуте» (стан лог.0) і назад не може відбуватися миттєво, навіть якщо на вхід ключової схеми подавати ідеальні прямокутні імпульси.
Виникнення перехідних процесів пояснюється як інерційними властивостями самого транзистора, так і наявністю паразитних (монтажних) ємностей схеми, що заряджаються і розряджаються через резистори схеми за кінцевий час.
Еквівалентна схема, що враховує інерційні властивості ключа, і графіки перехідних процесів у різноманітних точках ключової схеми показані на рис. 2.4 і рис. 2.5
Рисунок 2.4 – Еквівалентна схема ключа
Uвх t1 t2 t3 t4 t5 t6
t
Ik
t
Uk
t
0 tз tф tр tсп
tзт10 tзт01
Рисунок 2.5 - Графіки перехідних процесів ключової схеми
У початковий момент (t = 0) напруга на вході схеми від джерела сигналу менше порога відмикання і транзистор знаходиться в області відсікання. У момент часу t = t1 на вході схеми з'являється позитивний перепад напруги, амплітуда котрого більше граничного значення відмикання базового кола транзистора Uп”. Даний перепад напруги викликає появу струму в колі бази транзистора, проте колекторний струм починає зростати з деякою затримкою (момент t2).
Виникнення затримки при вмиканні транзистора пояснюється процесом заряду бар'єрних ємностей транзистора Ckb і Cbe струмом бази через опір Rb.
Формування фронту вихідного сигналу здійснюється в інтервалі t2 -t3, при цьому транзистор відкривається і переходить в активний режим.
Тривалість фронту (tф) вихідного сигналу визначається: інерційними властивостями самого транзистора (параметр tb); бар'єрною ємністю його колекторного переходу (Ск) і паразитною ємністю навантаження Сн. Інтервал часу t1 - t3 визначає час переключення схеми зі стану логічної одиниці в стан логічного нуля (tзт10).
У момент часу t3 колекторний перехід зміщується в прямому напрямку і транзистор переходить в режим насичення. Зростання колекторного току припиняється, проте заряд в області бази продовжує зростати, прямуючи до стаціонарного значення.
У момент часу t4 вхідна напруга, що відпирає транзистор, закінчується і виникає зворотний струм бази. Проте, колекторний струм і вихідна напруга схеми не змінюються протягом інтервалу часу t4 - t5 за рахунок розсасування надлишкового заряду, накопиченого в області бази транзистора при насиченому ключі.
Формування спаду вихідного сигналу починається в момент часу t5, коли закінчується розсасування надлишкового заряду в області бази і колекторний перехід зміщується в зворотньому напрямку. При цьому транзистор переходить з області насичення в активну область. Колекторний струм починає зменшуватися по експоненційному закону і до моменту часу t6 досягає нульового значення. Транзистор закривається.
Інтервал часу t4 - t6 визначає час переключення схеми зі стану логічного нуля в стан логічної одиниці (tзт01). На практиці вимірювання часів затримки tзт10 та tзт01 виконуються за рівнем половинної амплітуди сигналів (рис.2.5).
