Комбинационные схемы - это схемы, у которых выходные сигналы Y = (у1, у2, ..., уm) в любой момент дискретного времени однозначно определяются совокупностью входных сигналов Х = (х1, х2,..., хn), поступающих в тот же момент времени t. Реализуемый в КС способ обработки информации называется комбинационным потому, что результат обработки зависит только от комбинации входных сигналов и формируется сразу при поступлении входных сигналов. Поэтому одним из достоинств комбинационных схем является их высокое быстродействие. Преобразование информации однозначно описывается логическими функциями вида Y=f(Х).
Логические функции и соответствующие им комбинационные схемы подразделяют на регулярные и нерегулярные структуры. Регулярные структуры предполагают построение схемы таким образом, что каждый из ее выходов строится по аналогии с предыдущими. В нерегулярных структурах такая аналогия отсутствует.
В практике проектирования ЭВМ накоплен огромный опыт по синтезу различных схем. Многие регулярные структуры положены в основу построения отдельных ИС малой и средней степени интеграции или отдельных функциональных частей БИС и СБИС. Из регулярных комбинационных схем наиболее распространены дешифраторы, шифраторы, схемы сравнения, комбинационные сумматоры, коммутаторы и др.
Триггеры относятся к классу последовательных элементов. Выход зависит не только от потенциалов на их информационных входах, но и от последовательности их задания. Триггеры различают по функциональному признаку: R-S ,D-T,J-k и др.
А) R-S-триггеры (R – С – S – триггеры) или триггеры с установочными входами. Они являются основой для построения статических запоминающих устройств, и нашли широкое применение для устранения эффекта «дребезга» контактов. Б) Т-триггеры (счетные триггеры). Являются основой для построения двоичных счетчиков или используются в качестве делителей частоты. В) D-триггеры (триггеры задержки). Используются в качестве построения регистров хранения и регистров сдвига. Являются неотъемлемой составляющей частью микропроцессора. Г) J-K-триггеры (или универсальные триггеры). Свое название получили потому, что с помощью них можно создать любой из вышеперечисленных триггеров.
По способу управления:
-Асинхронные (запись информации в асинхронный триггер осуществляется в произвольный момент времени непосредственно с поступлением информационного сигнала на 1 из установочных входов триггера)
-Тактируемые(помимо информационных входов содержат один или несколько синхронизирующих входов . Запись информации в такие триггеры осуществляется только при подаче синхронизирующего импульса (С). В свою очередь, синхронные триггеры подразделяются на триггеры, работающие по уровню С – потенциальные триггеры и на триггеры динамического типа, срабатывающие поначалу или концу синхроимпульса.) (есть ещё 1 тактовый вход ,а выход, только когда есть тактовый сигнал)
JK-триггер. JK-триггер относится к двухвходовым устройствам и функционирует по правилам, похожим на правила функционирования RS-триггера. Отличие состоит в том, что в JK-триггере все состояния являются определенными. Можно провести аналогию входов JK- и RS-триггеров: вход K JK-триггера выполняет функцию входа R RS-триггера, а вход J JK-триггера – функцию входа S RS-триггера. При этом, если в RS-триггере комбинация единичных значений входов R и S является запрещенной, то в случае аналогичной комбинации J- и K-входов, JK-триггер меняет свое состояние на противоположное. Правило работы асинхронного JK-триггера можно сформулировать следующей таблицей переходов:
tn
tn+1
Kn
Jn
Qn+1
Qn
Выполнив действия, аналогичные действиям по нахождению логической функции RS-триггера, можно определить выражение для Qn+1 асинхронного JK-триггера
.
Наибольшее распространение получили тактируемые или синхронные JK-триггеры, работа которых задается таблицей переходов:
tn
tn+1
Cn
Kn
Jn
Qn+1
Qn
Qn
Qn
Qn
Qn
Соответствующее таблице логическое выражение имеет вид
Поскольку при подаче на J- и K-входы триггер инвертирует свое состояние, т.е. выполняет функцию Т-триггера, то логично предположить, что структура синхронного JK-триггера должна повторять структуру T-триггера. В качестве базовых следует выбрать RS-триггеры. Причем, первый RS-триггер должен быть асинхронным и иметь внешнюю в структурном плане схему стробирования выходных сигналов с сигналом синхронизации C и соответствующими сигналами J и K (рис. 5.11,а). С выходов элементов И-НЕ сигналы имеют инвертированные значения, поэтому в качестве асинхронного RS-триггера следует выбирать триггер, реализованный на базе элементов И-НЕ и имеющий инверсные входы и . Условное графическое изображение синхронного двухступенчатого JK-триггера приведено на рис. 5.11,б.
а) б)
Рис. 5.11. Структура синхронного JK-триггера и его условное графическое обозначение.
Триггер JK-типа относится к разряду универсальных, поскольку на его основе можно получить схемы, выполняющие функции RS-, D- и T-триггеров. Для выполнения функции RS-триггера, JK-триггер можно использовать, не вводя никаких дополнительных связей и узлов. Достаточно сигнал S подать на вход J, а сигнал R – на вход K (рис. 5.12,а). При этом одновременная подача на эти входы логических единиц не нарушит правило работы RS-триггера, поскольку у RS- триггера такая комбинация входных сигналов является вовсе неопределенной.
Если в логическом уравнении для синхронного JK-триггера принять и , тогда
,
что совпадает с логическим уравнением D-триггера. Таким образом, для получения D-триггера из JK-триггера необходимо сигнал подавать на вход J, который будет выполнять функцию D-входа, а на вход K сигнал D подавать через инвертор (рис. 5.12,б).
Для получения T-триггера достаточно объединить входы J и K. Тогда справедливы следующие преобразования
.
Это уравнение приобретает вид логического уравнения T-триггера, причем объединенные входы J и K играют роль T-входа (рис. 5.12,в). В качестве входа Т можно использовать и вход разрешения записи С тактируемого JK-триггера. В этом случае на объединенные входы J и K необходимо постоянно подавать логическую единицу, что задает режим инвертирования состояния JK-триггера. При этом само инвертирование будет происходить лишь при поступлении на вход C разрешающего сигнала (рис. 5.12,г).
а) б)
в) г)
Рис. 5.12. Реализация триггеров различных типов на базе JK-триггера.
.
и 
. Условное графическое изображение синхронного двухступенчатого JK-триггера приведено на рис. 5.11,б.
и 
, тогда
,
.
