Инкрементирование или декрементирование счетных регистров (счетчиков) производится по каждому импульсу тактового сигнала в соответствии с двоичной последовательностью. Обычно n-битный счетчик может отсчитывать 2n состояний. Некоторые счетчики можно загружать в параллельном режиме, т.е. использовать как память.
Рассмотрим D-триггер, тактируемый по нарастающему фронту(Рис. 4.2), инверсный выход которого Q‘ подключен к входу 1D. По каждому нарастающему фронту на входе С1 данные с входа 1D будут появляться на выходе Q. Поскольку инверсный сигнал этого выхода подается обратно на вход, то в следующий раз триггер переключится впротивоположное состояние. Это периодическое переключение между двумя состояниями помечено на временной диаграмме символом «Т» (Toggle). В результате при подаче на вход триггера сигнала некоторой частоты на его выходе будет сформирована последовательность импульсов, частота которых в 2 раза ниже. Если частота входного сигнала не изменяется, то выходной сигнал представляет собой точный прямоугольный сигнал (меандр). Иногда такойТ-триггер называют триггером счетного типа или делителем на двa.
Рис. 4.8.Т-триггер
В результате при подаче на вход триггера сигнала некоторой частоты на его выходе будет сформирована последовательность импульсов, частота которых в 2 раза ниже. Если частота входного сигнала не изменяется, то выходной сигнал представляет собой точный прямоугольный сигнал (меандр).
Разумеется, Т-триггеры тоже можно каскадировать, как показано на Рис.4.9, а. В данном случаечетыре триггера с запуском по нарастающему фронту соединены таким образом, чтобы выход n-го разряда управлял тактовым входом разряда п + 1. Соответственно, если частота сигнала на входе С равна 8кГц, то на выходе Q0 будет прямоугольный сигнал частотой4 кГц, на выходе Q1 —2 кГц, на Q2 — 1 кГц и на Q3 — 500 Гц. Сигнал Q0 наРис. 4.8, б формируется так же, как и на Рис. 4.9,б.
Аналогично функционируют и остальные выводы. Сопоставив ВЫСОКОМУ уровню лог. 1, а НИЗКОМУ — лог. 0, получим 24 (16) двоичных комбинаций в положительной логике, сдвинутых по фазе друг относительно друга. При достижении максимального значения счет начинается с 0 и так до бесконечности. Каждая комбинация остается в регистре до появления активного фронта следующего тактового импульса (в данном случае — нарастающего фронта). Если взглянуть на формируемую последовательность, то можно увидеть, что она представляет собой последовательность натуральных двоичных чисел от B'0000' до B'1111'. Вообще говоря, такая схема называется двоичным счетчиком по модулю 16. При счете по модулю n используются только первые п формируемых значений.
а) принципиальная схема б) временные диаграммы
Рис. 4.9. Счетчик со сквозным переносом по модулю 16
Теоретически нет никаких ограничений на количество каскадов, соединяемых указанным образом. То есть, используя 8 Т-триггеров, мы получим счетчик по модулю 256 (28).
На практике же каждый триггер переключается с некоторой задержкой, что ограничивает максимально возможную частоту счетчика. К примеру, у сдвоенного D-триггера, показанного на Рис. 4.3, максимальная задержка распространения сигнала от фронта тактового импульса до появления выходного значения составляет 25 нc. Соответственно, максимальная задержка в 8-битном счетчике составит 200 нc.
Максимальная частота переключения одного каскада, показанного наРис. 4.8, составляет 25 МГц. Если такой счетчик со сквозным переносом будет тактироваться сигналом с частотой 5 МГц (равной 1/200 нс), то возникнет ситуация, при которой новое значение будет формироваться до установления предыдущего.
Рис. 4.10.Формирование временных диаграмм
Это представляет серьезную проблему, если различные состояния счетчика декодируются и используются для управления другими схемами. Схема декодирования, например, такая как приведена на Рис. 4.9, может отреагировать на это кратковременное переходное состояние непроизвольным образом, что вызовет сбой в работе устройства. В таких случаях лучше использовать более сложный синхронный счетчик, в котором все триггеры переключаются одновременно.
Рассмотренные схемы осуществляли прямой счет. Если в качестве выходов использовать инверсные Q’, то счет будет осуществляться в обратном направлении (обратный счет). Того же результата можно достичь, если в качестве элемента памяти использовать триггеры, переключающиеся по нарастающему фронту.
С помощью простой логической схемы можно легко объединить эти две функции и реализовать программируемый реверсивный счетчик. Еще можно добавить логику для параллельной загрузки триггеров любым значением, с последующим счетом от этого значения в заданном направлении. Такие структуры называются счетными регистрами с параллельной загрузкой.
Наряду с наиболее очевидным использованием счетного регистра для накопления числа событий, например, таких как количество консервных банок, прошедших через конвейер, существуют и другие варианты его использования. Одним из таких применений является разнесение во времени некоторых операций. НаРис. 4.10 счетчик по модулю 4 используется для управления одной из секций дешифратора 2 на 4 в микросхеме К555ИД14(Рис. 3.1, а).
Этот дешифратор детектирует 4 состояния счетчика и формирует четыре сигнала, сдвинутых во времени друг относительно друга, которые могут использоваться, скажем, для задания последовательности операций, выполняемых управляющей логикой компьютера. Для адресации дешифратора используется инверсный выход триггеров. Это сделано специально, поскольку в противном случае по нарастающему фронту тактового сигнала осуществлялся бы обратный счет. Счетчики с большей разрядностью могут использоваться для формирования более сложных последовательностей управляющих операций.
ОСНОВНЫЕ ПОЛОЖЕНИЯ НА ПАМЯТЬ
- Операционной частью ЭВМ состоит из устройства, выполняющего арифметические и логические операции и рабочего регистра.
- Ячейка памяти триггер хранит один бит информации.
- Тип триггера определяется по наименованию его входов.
- Счетный Т-триггер получается из D-триггера путем соединения входа D с его инверсным выходом Q’.
- Счетный Т-триггер делит частоту входного сигнала на два.
- Набор ячеек памяти называется регистром.
- Количество триггеров, входящих в состав регистра/счетчика определяет его разрядность.
ВОПРОСЫ ДЛЯ САМОПРОВЕРКИ
1. На каких элементах выполнена схема 4х разрядного сумматора/вычитателя?
2. Назовите типы триггеров и их основные характеристики.
3. В чем отличие D-триггера от D-защелки?
4. Чем определяется разрядность регистра? Какие типы регистров встречаются? Назовите область применение регистров.
5. Состав и основные характеристики счетчиков импульсов.
6. Можно ли подать 40 импульсов на вход 4-х разрядного счетчика импульсов? Каким будет его показание?
7. Назовите разрядность регистра для хранения десятичного 124.
8. Как организовать счетчик с произвольным коэффициентом сброса? Постройте счетчик с Ксч=9.
9. Приведите принципиальную схему суммирующего 4-х разрядного счетчика, построенного на Т-триггерах с инверсным входом синхронизации, прямым входом синхронизации.
10. В 4-х разрядный кольцевой регистр левого сдвига записано двоичное 1010. Какое число окажется в регистре после подачи 2-х тактовых импульсов? Ответ дать в десятичном коде.
