С У М М А Т О Р Ы

ЦЕЛЬ РАБОТЫ : Изучение сумматоров и арифметических

устройств. Построение временных диаграмм

ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ

Сумматор - цифровая комбинационная схема, выполняющая арифме- тическое суммирование кодов чисел. Сумматоры делятся на 2 типа: комбинационные и накапливающие. Комбинационные сумматоры не содер- жат запоминающих элементов и формируют на выходе сумму поступающих в данный момент времени входных чисел. Накапливающие сумматоры подсуммируют входное число к имеющемуся в его памяти предыдущему результату.

ОДНОРАЗРЯДНЫЙ КОМБИНАЦИОННЫЙ ПОЛУСУММАТОР

Простейшим суммирующим элементом является полусумматор.

Он имеет два входа a и b для двух слагаемых и два выхода S (сумма) и Р (перенос).

Работа полусумматора описывается таблицей истинности:

Работа полусумматора описывается следующими уравнениями:

S = а`b + `а b = а Å b (1)

Р = а b (2)

На рис.1 изображена структура полусумматора на элементах "И-НЕ".

Рис.1

ОДНОРАЗРЯДНЫЙ КОМБИНАЦИОННЫЙ СУММAТОР

Полусумматор имеет два входа, поэтому может использоваться для суммирования только в младших разрядах.

Устройство для суммирования двух многоразрядных чисел должно иметь три входа: два для слагаемых а и b и один для сигнала переноса P из предыдущего разряда.

Таблица истинности полного одноразрядного сумматора имеет вид:

Работа сумматора описывается следующими уравнениями:

S = `а `b Р_ВХ. + `а b `Р_ВХ. + а `b `Р_ВХ. + а b Р_ВХ = (а Å b) Å Р_ВХ; (3)

Р_ВЫХ. = а Р_ВХ + b Р_ВХ + а b = а b + (а + b) Р_ВХ (4)

В соответствии с этими уравнениями полный сумматор может быть

настроен на основе двух полусумматоров (рис.2).

Рис. 2.

ОДНОРАЗРЯДНЫЙ НАКАПЛИВАЮЩИЙ СУММАТОР

Накапливающий сумматор обладает свойством запоминать резуль- тат суммирования. Одна из схем одноразрядного накапливающего сум- матора показана на рис.3. Он включает в себя комбинационный сумматор и D-триггер, на котором запоминается результат суммирования.

Предварительно триггер устанавливается в нулевое состояние (S=0).

Цифра очередного слагаемого b и перенос из предыдущего разряда Р в каждом такте поступают на входы сумматора SM, где суммируются с результатом сложения в предыдущем такте. Результат очередного сло- жения S запоминается на D-триггере.

Рис. 3

МНОГОРАЗРЯДНЫЕ СУММАТОРЫ

Суммирование чисел может производиться последовательным и па-раллельным способами. В соответствии с этим многоразрядные сумматоры делятся на два типа: последовательные и параллельные.

Сумматор последовательного типа (рис.4) в каждом такте производит сложение разрядов двух чисел а_i и b_i, начиная с младшего.

Образующийся при этом сигнал переноса необходимо задержать на один такт. Эта операция выполняется с помощью D- триггера. Последователь-ный код суммы образуется на выходе S сумматора.

Уравнение сумматора:

S _i = (а_i Å в_i ) Å Р_ВХ

Р_ВЫХ. = а_i b_i + b_i Р_ВХ. + а _i Р_ВХ. (5)

Рис.4

Сумматор параллельного типа (Рис 5) выполняет одновременное сложение всех разрядов многоразрядных чисел. Сигналы переноса из младшего разряда Р поступает на вход переноса старшего разряда, т.е. цепь переноса последовательная.

a _n , b _n - младшие разряды суммируемых чисел.

Рис. 5

АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО (АЛУ)

155ИП3 (К155ИП3) – быстродействующее АЛУ, которое выполняет 16 логических и 16 арифметических операций. На информационные входы А0, В0, А1, В1, А2, В2, А3,В3 подаются четыре разряда чисел А и В, над которыми производятся логические и арифметические операции. Комбинируя подключение входов S0, S1, S2, S3 к источникам высокого и низкого напряжения можно вырабатывать одну из 16 логических и арифметических операций. Выбор между логическими и арифметическими операциями осуществляется входом М. При подаче на вход М уровня логи- ческой "1" схема выполняет логические операции. Когда на вход по- дается уровень логического "0", включается блок ускоренного переноса и схема выполняет арифметические операции.

Вход С_n используется, когда производятся операции над числами, разрядность которых больше четырех. В случае ускоренного переноса по группе АЛУ используются выходы G, P, C_n+4

Функциональная схема АЛУ заменяет собой 75 типовых вентилей.

АЛУ состоит из нескольких блоков:

Блок, формирующий поразрядные члены распространения и образова-ния переноса Р_i и G_i. Этот блок состоит из четырех тождественных частей, каждая из которых формирует Р_i и G_i, где i = 0, 1, 2, 3;

ЧЕТЫРЕХРАЗРЯДНЫЙ БЛОК УСКОРЕННОГО ПЕРЕНОСА

Блок, формирующий перенос из всего четырехразрядного устройст- ва АЛУ. Этот блок состоит из четырех частей, каждая из которых имеет свое функциональное назначение: формирование члена распространения переноса G и формирование переноса C_n+4.

Микросхема 155ИП3 (К155ИП3)

а)

б)

Рис.6.а) Графическое обозначение АЛУ, б) Назначение выводов.

ТАБЛИЦА ИСТИННОСТИ К155ИП3

S3	S2	S1	S0	Лог.оп. (М=1)	Ариф.оп. (М=0)
				A `AB 0 `B AÅB A`B `AÚB B AB 1 AÚB AÚB `A	A+C0 1+C0 A+`B+C0 (A`B)+1+C0 A+(AB)+C0 A+B+ C0 (AB)+1+C0 A+A+ C0 A+1+ C0

БЛОК ОБРАЗОВАНИЯ ЛОГИЧЕСКИХ

И АРИФМЕТИЧЕСКИХ ФУНКЦИЙ

Этот блок состоит из четырех (по числу разрядов АЛУ) одинаковых частей. Каждая часть состоит из двух клапанов "исключение ИЛИ".

АЛУ вырабатывает члены образования и распространения переноса для всего устройства G и P, а также перенос из АЛУ – С _n+4.

Члены образования и распространения переноса для всего уст- ройства G и P используются при объединении нескольких схем АЛУ с помощью блока ускоренного переноса (ИС 155ИП4, К155ИП4).

ПОДГОТОВКА К ВЫПОЛНЕНИЮ РАБОТЫ

1. Изучить описание лабораторной работы.

2. Синтезировать одноразрядный комбинационный сумматор на

элементах 2И-НЕ.

3. Синтезировать одноразрядный накапливающий сумматор на эле-

ментах 2И-НЕ и триггерах JK-типа.

4. Построить временные диаграммы одноразрядного комбинационного сумматора для заданных кодов чисел (таблица 3).

5. Изучить АЛУ.

6. Нарисовать схемы включения АЛУ в качестве:

а) одноразрядного комбинационного сумматора;

б) одноразрядного накапливающего сумматора;

в) многоразрядного последовательного сумматора.

ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ

1. Собрать на стенде полусумматор (рис.1) и исследовать его работу. Составить таблицу истинности.

2. Реализовать на схеме АЛУ одноразрядный комбинационный сум-

матор и исследовать его работу. Построить временные диаграммы.

3. Реализовать на схеме АЛУ и D-триггере одноразрядный накап-

ливающий сумматор (рис.3) и исследовать его работу. Построить временные диаграммы.

4.Исследовать работу многоразрядного последовательного сум- матора (рис.4), построенного на схеме АЛУ. Составить таблицу ис-

тинности и построить временные диаграммы.

5. Исследовать многоразрядный параллельный сумматор (рис.5)

на схеме АЛУ. Построить временные диаграммы.

ОТЧЁТ о проделанной работе должен включать: схемы изученных

сумматоров, таблицы истинности, временные диаграммы,

а также выводы по пунктам проделанной работы.

Таблица 3.

Контрольные вопросы

1. Назначение сумматора. В чем заключается отличие комбинационного сумматора от накапливающего?

2. Какие функции реализует одноразрядный полусумматор?

3. Напишите уравнение одноразрядного комбинационного сумматора.

4. Объясните принцип работы накапливающего сумматора.

5. Какими способами может производиться суммирование много- разрядных чисел? Объясните принцип работы сумматора последователь- ного типа.

Л И Т Е Р А Т У Р А

1. Каган Б.М. Электронные вычислительные машины и систе-

мы.М.,Энергия,1979 г.

2. Ланцов А.Л. и др. Цифровые устройства на комплементарных

МДП интегральных микросхем. М.,Радио и связь, 1983г.