Цель работы: изучить принцип построения функциональных схем полусумматора и полувычитателя, полного сумматора и полного вычитателя комбинационного типа и исследовать их работу.
При подготовке к работе необходимо выполнить следующее:
1. Изучить рекомендуемую литературу и данные указания;
2. Повторить правила сложения и вычитания двойных чисел основные логические функции и правила алгебры логики;
3. Зарисовать в тетради схемы исследуемых устройств с указанием цоколевки используемых ИМС;
4. Ответить на контрольные вопросы.
ТЕОРЕТИЧЕСКАЯ ЧАСТЬ
В цифровой ЭВМ арифметические и логические операции выполняются в арифметико-логических устройствах (АЛУ). Основной частью АЛУ являются сумматоры (SM), выполняющие операции суммирования, вычитания, умножения и деления над двоичными числами. Сумматоры также используются для выполнения некоторых логических операций, например, сравнения, проверки на четность.
В данной работе изучается один из вариантов сумматора комбинационного типа, построенный на логических элементах (ЛЭ). Основным элементом сумматора является полусумматор, выполняющий арифметическое суммирование двух одноразрядных двоичных чисел A и B и вырабатывающий перенос в более старший разряд. Он имеет два входа для чисел А и В и два выхода для результата суммирования S и переноса P. Его обозначение на схемах дано на рис.1. Ввиду того, что полусумматор имеет два входа, на которые поступают слагаемые A и B (вход, на который должен поступать перенос из предыдущего разряда, отсутствует), его можно использовать только в самом младшем разряде (СМР). Для суммирования двух чисел в более старших разрядах требуется комбинационная схема, учитывающая возможный перенос из более младшего разряда. Такая схема называется полным сумматором или просто сумматором и имеет три входа, на два из которых подаются слагаемые и Bi; а на третий – перенос от предыдущего разряда .
Для сложения многоразрядных чисел используются многоразрядные сумматоры. На рис.2 показана одна из схем параллельного многоразрядного сумматора с последовательным переносом, построенная из одноразрядных сумматоров комбинационного типа. На вход сумматора параллельно (одновременно) подаются оба многоразрядных слагаемых ( и ), и в каждом разряде образуются предварительные разрядные суммы без учета переноса, и лишь после появления и распространения переносов суммы приобретают окончательные значения. Быстродействие таких сумматоров определяется временем распространения сигнала переноса, при условии, что он возникает в каждом разряде. Если tp – время распространения переноса в одном разряде, то максимальное время суммирования можно выразить следующим образом:
, где n – количество разрядов многоразрядного числа.
Такой же принцип построения и имеет четырехразрядный сумматор с параллельным поразрядным сложением и последовательным переносом, реализованный в МС К 155 ИМЗ. Ее цоколевка показана на рис.3.
Для вычитания двоичных чисел можно использовать или специальные устройства – вычитатели, или сумматоры (применение которых для вычитания чисел будет рассмотрено в последующих работах). Вычитатели, также как и сумматоры, подразделяются на полувычитатели и полные вычитатели, причем первые могут использоваться только в СМР. Таблица истинности (таблица 1) одноразрядного полувычитателя составлена на основании правил вычитания двоичных чисел. В ней А-уменьшаемое, В-вычитаемое, Д-разность (без учета знака), З – заем из соседнего старшего разряда, возникающий в данном разряде.
Знак получаемой разности можно определить по уровню сигнала заема. Если З = 0, то А ≥ B, и их разность положительна (или равна 0), при З = 1 А < В и получаемая разность отрицательна. Запишем логические функции для Д и З:
(1)
(2)
Для практической реализации этих логических функций требуются три ЛЭ: исключающие ИЛИ, конъюнктор и инвертор (рис. 4).
При вычитании многоразрядных двоичных чисел во всех разрядах, кроме СМР, нужно учитывать заем из более старших разрядов. Работа полного одноразрядного вычитателя описывается таблицей истинности (таблица 2), в которой Аi – уменьшаемое, Вi – вычитаемое, Зi-1 – заем, поступающий из соседнего более младшего разряда, Дi – разность (без учета знака), Зi – заем, возникающий в данном i-том разряде.
Запишем логические функции для разности и заема:
(3)
(4)
Минимизируя (3) и (4) , получим:
(5)
(6)
На основании полученных логических функций (5) и (6) можно создать схему полного вычитателя (рис.5).
Контрольные вопросы
1. Составьте таблицу истинности для полусумматора, напишите логические уравнения для суммы и переноса, разработайте схему полусумматора, использовав при этом минимальное количество ЛЭ. Перечислите, какие ЛЭ вам потребуются.
2. Составьте таблицу истинности для полного сумматора, напишите логические уравнения для суммы и переноса, разработайте схему сумматора с применением минимального количества ЛЭ. Перечислите, какие ЛЭ вам потребуются.
3. Как реализовать ЛЭ ИЛИ на ЛЭ И-НЕ?
4. Объясните принцип построения полувычислителя.
5. Объясните таблицу истинности полного вычетателя, запишите логические уравнения для разности и заема, минимизируйте их к виду (5,6) и покажите функциональную схему вычетателя.
6. Разработайте схему вычетателя, пользуясь логическими уравнениями (3) и (4).
7. Объясните принцип построения многоразрядно параллельного сумматора с последовательным переносом. Какая из изучаемых в данной работе ИМС сконструирована по этому принципу?
8. Почему быстродействием многоразрядных сумматоров с последовательным переносом определяется временем распространения сигала переноса в схеме?
9. Почему для построения многоразрядных сумматоров и вычитателей нельзя пользоваться полусумматорами и полувычитателями?
10. Объясните, пользуясь схемами сумматора и вычитателя, как образуется сигнал суммы (разности) и переноса (заема).
11. Рассмотрите несколько примеров на суммирование и вычитание двоичных чисел.
Литература
1. Токхейм Р. Основы цифровой электроники. – М.: Мир, 1988. – С. 210-216, 218-221
2. Грицевский П.М., Мамченко А.Е., Степенский Б.М. Основы автоматики и вычислительной техники. –М.: Радио и связь,1987, - С. 136-138.
3. Мальцева Л.А. и др. Основы цифровой техники. – М.: Радио и связь, 1986. – С.
53-54.
4. Шило В.Л. Популярные цифровые микросхемы. – М.: Радио и связь, 1988. – С. 157-158.
ПРАКТИЧЕСКАЯ ЧАСТЬ
Задание 1
1. Используя ЛЭ, сконструируйте полусумматор.
Для выявления структуры полусумматора заполните его таблицу истинности, запишите логические уравнения для суммы S и переноса Р, двух одноразрядных чисел А и В и далее в соответствии с полученными уравнениями для S и Р, разработайте его схему. Постарайтесь использовать при этом минимальное количество ЛЭ (И-НЕ, ИЛИ-НЕ, исключающее ИЛИ).
2. Соберите на УЛС разработанную вами схему полусумматора. Слагаемые А и В на входы полусумматора вводите с клавиатуры. Состояние выхода S и Р контролируйте светодиодами. Экспериментально получите таблицу истинности.
и Bi; а на третий – перенос от предыдущего разряда 
.
и 
), и в каждом разряде образуются предварительные разрядные суммы без учета переноса, и лишь после появления и распространения переносов суммы приобретают окончательные значения. Быстродействие таких сумматоров определяется временем распространения сигнала переноса, при условии, что он возникает в каждом разряде. Если tp – время распространения переноса в одном разряде, то максимальное время суммирования можно выразить следующим образом:
, где n – количество разрядов многоразрядного числа.
Такой же принцип построения и имеет четырехразрядный сумматор с параллельным поразрядным сложением и последовательным переносом, реализованный в МС К 155 ИМЗ. Ее цоколевка показана на рис.3.
(1)
(2)
При вычитании многоразрядных двоичных чисел во всех разрядах, кроме СМР, нужно учитывать заем из более старших разрядов. Работа полного одноразрядного вычитателя описывается таблицей истинности (таблица 2), в которой Аi – уменьшаемое, Вi – вычитаемое, Зi-1 – заем, поступающий из соседнего более младшего разряда, Дi – разность (без учета знака), Зi – заем, возникающий в данном i-том разряде.
(3)
(4)
(5)
(6)