Модель пятеричного RS1S2S3S4-триггера в логическом симулятореAtanua[21]
Триггер с любым числом устойчивых состояний N строится из N логических элементов (N-1)ИЛИ-НЕ или (N-1)И-НЕ путём соединения выхода каждого элемента (Q0, Q1, …, Q(N-1)) с соответствующими входами всех других элементов[22][неавторитетный источник?]. То есть наименьшее число логических элементов для построения N-ичного триггера равно N.
Триггеры на элементах (N-1)ИЛИ-НЕ работают в прямом одноединичном коде (на выходе Q одного из элементов — «1», на выходах Q других элементов — «0»).
Триггеры на элементах (N-1)И-НЕ работают в инверсном однонулевом коде (на выходе Q одного из элементов — «0», на выходах Q других элементов — «1»).
При добавлении N транзисторов доступа эти триггеры могут работать как ячейки статической сверхоперативной памяти (SRAM).
При добавлении схем управления переключением эти триггеры могут работать как N-ичные аналоги двоичного RS-триггера.
В непозиционных системах счисления: удельные затраты инверторов от числа состояний триггера не зависят: , где — число инверторов, — число состояний триггера. Удельные затраты диодов в логических частях логических элементов от числа состояний триггера имеют линейную зависимость: , где x1 — число инверторов, x2 — число состояний триггера, (x2-1) — число диодов в логической части одного логического элемента. По этому параметру выгоднее двоичные триггеры.
В приведённом выше подходе построения триггеров с любым числом устойчивых состояний при увеличении числа устойчивых состояний — n, увеличивается число входов в логических элементах в каждой элементарной ячейке триггера. Larry K. Baxter, Lexington, Mass. Assignee: Shintron Company, Inc., Cambridge, Mass
предлагает другой подход к построению триггеров с любым числом устойчивых состояний, при котором число логических элементов и число входов в логических элементах в каждой элементарной ячейке триггера остаётся постоянным, но при этом увеличивается время переключения триггера пропорционально числу разрядов триггера.