русс | укр

Языки программирования

ПаскальСиАссемблерJavaMatlabPhpHtmlJavaScriptCSSC#DelphiТурбо Пролог

Компьютерные сетиСистемное программное обеспечениеИнформационные технологииПрограммирование

Все о программировании


Linux Unix Алгоритмические языки Аналоговые и гибридные вычислительные устройства Архитектура микроконтроллеров Введение в разработку распределенных информационных систем Введение в численные методы Дискретная математика Информационное обслуживание пользователей Информация и моделирование в управлении производством Компьютерная графика Математическое и компьютерное моделирование Моделирование Нейрокомпьютеры Проектирование программ диагностики компьютерных систем и сетей Проектирование системных программ Системы счисления Теория статистики Теория оптимизации Уроки AutoCAD 3D Уроки базы данных Access Уроки Orcad Цифровые автоматы Шпаргалки по компьютеру Шпаргалки по программированию Экспертные системы Элементы теории информации

Триггеры и защелки


Дата добавления: 2015-08-14; просмотров: 2782; Нарушение авторских прав


Логические цепи могут быть разделены на две большие группы. Первая —цепи комбинационной логики, составленные из логических элементов, вторая — последовательные логические цепи, состоящие из элементов, называемых триггерами. Триггеры объединяют в системы с целью образования последовательных логических цепей, предназначенных для размещения данных, обеспечения нужной временной задержки, вычислений и формирования требуемых последовательностей сигналов. Триггеры обладают важной способностью запоминания. Триггер запомнит свои входные сигналы даже тогда, когда эти сигналы будут сняты.

Термином триггер (flip-flop) называют запоминающий элемент, выходное состояние которого меняется на фронте управляющего тактового сигнала (то есть в момент его перехода из одного состояния в другое). Логический элемент, напротив, не сможет запомнить свое состояние на выходе, если будут сняты входные сигналы.

На рис. 3.36 приведена очень широко используемая схема D-триггера (называемого также триггером данных). Отметим здесь два входа, обозначенных D (для данных) и СК (для сигналов синхронизации или тактовый вход).

Рис.3.36. D–триггер

Триггер имеет обычно два взаимно инверсных выхода, обозначенных Q и (HE-Q). Выход Q используется более часто и называется нормальным. Выход Q называется дополнительным или инверсным выходом триггера. Графическое обозначение «>» на входе СК логической схемы D-триггера указывает, что этот триггер передает данные со входа на выход при положительном фронте ( ­ ) тактовых импульсов. Операционные состояния D-триггера приведены в левой колонке таблицы истинности или таблицы переходов триггера (табл. 3.9), где 0 - LOW; 1 - HIGH; *— не имеет значения; ­— переход от LOW к HIGH тактового импульса.

Таблица 3.9

Таблица истинности статистических состояний D - триггера



Операционные состояние Входы Выходы
D СК Q
Активизация Сброс Ожидание 1 ­ 0 ­ * Отсутствие 1 0 0 1 Предыдущее состояние

Установить (или активизировать) триггер означает, что на нормальном выходе Q устанавливается 1. Первая строка таблицы истинности показывает, что подачей 1 на вход D-триггера при положительном тактовом импульсе СК на выходе Q устанавливается 1. Вторая строка соответствует сбросу (установке в нуль) триггера. Сбросить триггер означает вернуть выход Q в состояние 0. Установить состояние ожидания - это значит сохранить на выходе данные предыдущего состояния. Когда триггер находится в состоянии ожидания, изменения логических состояний данных на входе не влияют на состояние выходов. Состояние ожидания характеризует способность триггера запоминать сигналы. Отметим, что операции установки и сброса рассматриваются по отношению к выходу Q.

Большинству устройств, в которых задействована цифровая логика, требуются элементы для хранения информации. Например, схема управления кодовым замком должна запоминать последовательность открывающего его набора цифр. Еще один важный пример — электронная память для хранения данных, необходимая цифровым компьютерам. Базовый электронный элемент, используемый для хранения информации, называется защелкой (latch). Рассмотрим логическую схему, приведенную на рис. 3.37, на которой изображена 4-разрядная прозрачная защелка.

Рис. 3.37. Логическая схема прозрачной 4-разрядной защелки

Каждый триггер-защелка, входящий в это устройство, является устройством либо памяти, либо размещения данных. Для лучшего понимания состава регистра-защелки необходимо рассматривать его состоящим из четырех D-триггеров, тактовые входы которых объединены одним входом разрешения (или активизации). Согласно соответствующей таблице истинности (табл. 3.10) при поступлении 1 на вход Е (Н-сигнал) данные со входов D0—D3 будут переданы на выходы Q0— Q3 соответственно. Четырехразрядное слово поступает на входы в параллельной (но не в последовательной) форме и передается на выходы в той же форме.

Таблица 3.10

Функциональное состояние Входы Выход
D Е Q
Признание данных   0 1 1 1
Захват данных * 0 Предыдущее состояние


<== предыдущая лекция | следующая лекция ==>
Модули интегральных микросхем | Тактирование фронтом сигнала


Карта сайта Карта сайта укр


Уроки php mysql Программирование

Онлайн система счисления Калькулятор онлайн обычный Инженерный калькулятор онлайн Замена русских букв на английские для вебмастеров Замена русских букв на английские

Аппаратное и программное обеспечение Графика и компьютерная сфера Интегрированная геоинформационная система Интернет Компьютер Комплектующие компьютера Лекции Методы и средства измерений неэлектрических величин Обслуживание компьютерных и периферийных устройств Операционные системы Параллельное программирование Проектирование электронных средств Периферийные устройства Полезные ресурсы для программистов Программы для программистов Статьи для программистов Cтруктура и организация данных


 


Не нашли то, что искали? Google вам в помощь!

 
 

© life-prog.ru При использовании материалов прямая ссылка на сайт обязательна.

Генерация страницы за: 0.003 сек.