НА БАЗЕ К1810ВМ86

7.1. Принцип построения

Главной структурной особенностью современных МС является магистрально-модульный принцип их построения, регламентирующий способ межмодульных связей. Согласно этому принципу МС разбивается на ряд функционально-законченных устройств—модулей. Связь между модулями реализуется с помощью единой внутрисистемной магистрали, что подразумевает общий для всех модулей состав шин, единый способ представления информации на них и общие правила исполнения всех процедур передачи информации через шину.

На рис. 7.1 представлена обобщенная схема МС на базе МП К1810ВМ86. Уникальным свойством этого микропроцессора является возможность выбора с помощью входа MN/ одного из двух его рабочих режимов, в наибольшей степени подходящего к конкретному применению. В соответствии с этим меняется и логика работы контроллера шины.

Рис. 7.1. Схема микросистемы на базе микропроцессора К1810ВМ86

Минимальный режим (MN/ = 1) оптимизирован для малых МС с одним процессором. Микропроцессор практически непосредственно обеспечивает управление системной магистралью И41 (см. рис. 6.1).

Максимальный режим (MN/ = 0) предназначен для создания мультипроцессорных систем различной конфигурации. В этом режиме МП формирует промежуточную локальную шину, для преобразования которой в системную магистраль И41 требуется более сложная логика. Данная логика реализуется однокристальным системным контроллером К1810ВК88.

В качестве генератора используется БИС К1810ГФ84 (ГФ84). Усиление и буферизация шины адреса выполняют три буферных регистра типа КР580ИР82/ИР83. Для двунаправленной буферизации шины данных (на рис. 6.1 не показано) могут быть использованы две микросхемы КР580ВА86/ВА87. Приведенный на рис. 6.1 ЦП по структуре аналогичен ЦП на базе МП КР580ВМ80 (см. рис. 2.17). Он также формирует системную магистраль, совместимую с магистралью И41 [33], включая линию .

Один из практически возможных вариантов подключения к 16-разрядной внутримодульной магистрали типа И41 ПЗУ, ОЗУ статического типа, а также периферийных БИС ВВ приведен на рис. 7.2. Конфигурации такого вида могут быть применены для построения одноплатных микроЭВМ на базе МП К1810ВМ86.

Рис. 7.2. Схема подключения локальных средств

Схема на рис. 7.2 включает устройство выборки БИС, которое генерирует сигналы выборки БИС и . Оперативная память и область ВВ содержат по два 8-разрядных банка каждый. Выбор банка осуществляется сигналами (Н-банк) и (L-банк), в результате реализуется обмен либо байтами, либо словами. В состав интерфейса шины также входит логика подтверждения операции обмена, формирующая сигнал , и логика запрета, основанная на сигналах и . Сигналы подтверждения и запрета , формируются по схеме «монтажное ИЛИ».

В схеме использованы типовые варианты приборов памяти и ВВ. Микросхемы ПЗУ, так же как и периферийные БИС имеют линию или для стробирования выхода при чтении данных. Интерфейсом такого типа обладают УСППЗУ серии К573 и ППЗУ серии К556, а также периферийные БИС ВВ серий КР580 и К1810. Вместе с тем большинство ОЗУ статического типа, например К541РУ1/РУ2, К537РУЗ, не имеют линии для приема команды чтения. Это усложняет логику их подключения к магистралям типа И41. Другой тип микросхем, например К537РУ8 или К537РУ9, имеющий вместе с линией выборки кристалла вход для команды чтения, подключается к шине так же, как БИС ВВ.